[發(fā)明專利]取樣電路與方法

在審

• 申請?zhí)枺?/td>: 201911336321.8
• 申請日: 2019-12-23
• 公開（公告）號: CN113098472A
• 公開（公告）日: 2021-07-09
• 發(fā)明（設計）人: 唐志勇
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H03K17/785
• 分類號: H03K17/785
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷;鄭特強

提供了取樣電路及取樣方法。取樣電路包含微分電路及信號轉換電路。微分電路用以微分第一數字信號為第二數字信號。第一數字信號具有輸入頻率。信號轉換電路用以轉換第二數字信號為數字輸出信號。數字輸出信號具有取樣頻率，輸入頻率與取樣頻率不同。信號轉換電路包含累加電路及加法電路。累加電路用以累加在時間間隔內的第二數字信號為第三數字信號。加法電路用以依據第三數字信號、輸入頻率與取樣頻率產生數字輸出信號。本公開的取樣電路與方法可對原始有頻率偏移的數字信號執(zhí)行低運算量、高信噪比的取樣頻率的轉換，達到獲得無頻偏或者低頻偏的數字信號的目的，還可避免使用內插/抽取方法轉換信號取樣頻率時取樣電路運算負載大幅提升的問題。

技術領域

本公開內容涉及一種取樣電路，特別涉及一種使用微分電路的取樣電路。

背景技術

隨著信號傳輸技術日新月異，信號的速度也越來越快，當電路在取樣接收的信號時，因為高速傳輸的信號中時鐘頻率偏移益趨明顯，為了避免頻率偏移，電路中取樣的功能也益趨關鍵。

發(fā)明內容

本公開內容的一實施方式涉及一種取樣電路，其中，包含微分電路以及信號轉換電路。微分電路用以微分第一數字信號為第二數字信號。第一數字信號具有輸入頻率。信號轉換電路用以轉換第二數字信號為數字輸出信號。數字輸出信號具有取樣頻率，輸入頻率與取樣頻率不同。信號轉換電路包含累加電路以及加法電路。累加電路用以累加在時間間隔內的第二數字信號為第三數字信號。加法電路用以依據第三數字信號、輸入頻率與取樣頻率產生數字輸出信號。

本公開內容的一實施方式涉及一種取樣方法，其中，包含下列操作。通過微分電路，對第一數字信號執(zhí)行X階微分以產生第二數字信號；以及通過信號處理電路，對第二數字信號執(zhí)行Y階積分以產生數字輸出信號。X與Y為正整數，以及X加1大于等于Y。第一數字信號具有輸入頻率，數字輸出信號具有取樣頻率，輸入頻率與取樣頻率不同。對第二數字信號執(zhí)行Y階積分包含下列操作：于時間間隔內，依據輸入頻率與取樣頻率，累加第二數字信號為多個累加信號；以及依據輸入頻率與取樣頻率，加總所述累加信號為數字輸出信號。

綜上所述，本公開一些實施例所提供的取樣電路與方法可在原始數字信號具有頻率偏移的情況下，執(zhí)行低運算量、高信噪比的信號重取樣，以達到獲得無頻率偏移或者降低頻率偏移的數字信號的目的。該方法也可以避免通過內插/抽取的方式轉換取樣頻率的取樣電路運算負載大幅提升的問題。

附圖說明

通過閱讀以下對實施例的詳細描述可以更全面地理解本公開，參考附圖如下：

圖1為根據本公開文件的一些實施例所示出的一種取樣電路的示意圖；

圖2為根據本公開文件的一些實施例所示出于圖1中的微分電路的頻譜示意圖；

圖3為根據本公開文件的一些實施例所示出于圖1中的信號轉換電路的頻譜示意圖；

圖4為根據本公開文件的一些實施例所示出于圖1中的取樣電路的頻譜示意圖；

圖5為根據本公開文件的一些實施例所示出的取樣電路的示意圖；

圖6為根據本公開文件的一些其他的實施例所示出的取樣電路的示意圖；以及

圖7為根據本公開文件的一些實施例所示出的取樣方法的流程圖。

符號說明

100 取樣電路

110 模擬數字轉換器

120 微分電路

121 微分器

130 信號轉換電路

131 累加電路

131a 累加器

132 數字模擬轉換器