[發明專利]抑制噪聲干擾的濾波電路及微控制系統

有效

• 申請號: 201911328064.3
• 申請日: 2019-12-20
• 公開（公告）號: CN111124032B
• 公開（公告）日: 2021-11-05
• 發明（設計）人: 蕭經華;孫勁鋒
• 申請（專利權）人: 睿興科技（南京）有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 施婷婷

1.一種抑制噪聲干擾的濾波電路，其特征在于，所述抑制噪聲干擾的濾波電路至少包括：

偏置模塊，接收基準電流，將所述基準電流鏡像后產生第一偏置電壓及第二偏置電壓；

第一延時模塊，連接所述偏置模塊并接收輸入信號的同步信號及反向信號，用于產生與所述輸入信號同向的第一延時信號；所述第一延時模塊包括第一開關、第二開關、第三開關、第四開關、第二NMOS管、第三NMOS管、第一電容、第三PMOS管及第四PMOS管；所述第一開關的一端連接電源電壓，另一端連接所述第三PMOS管的柵極；所述第二開關的一端連接所述第一偏置電壓，另一端連接所述第三PMOS管的柵極；所述第三開關的一端連接所述第二偏置電壓，另一端連接所述第二NMOS管的柵極；所述第四開關的一端接地，另一端連接所述第二NMOS管的柵極；所述第三PMOS管的源極連接所述電源電壓，漏極連接所述第二NMOS管的漏極；所述第二NMOS管的源極接地；所述第一電容的第一端連接所述第三PMOS管與所述第二NMOS管的漏極，第二端接地；所述第四PMOS管的源極連接所述電源電壓，柵極連接所述第一偏置電壓，漏極連接所述第三NMOS管的漏極；所述第三NMOS管的柵極連接所述第一電容的第一端，源極接地；所述第四PMOS管與所述第三NMOS管的漏極輸出所述第一延時信號；

第二延時模塊，接收所述輸入信號的同步信號及反向信號，用于產生與所述輸入信號反向的第二延時信號；所述第二延時模塊包括第五開關、第六開關、第七開關、第八開關、第四NMOS管、第五NMOS管、第二電容、第五PMOS管及第六PMOS管；所述第五開關的一端連接電源電壓，另一端連接所述第五PMOS管的柵極；所述第六開關的一端連接所述第一偏置電壓，另一端連接所述第五PMOS管的柵極；所述第七開關的一端連接所述第二偏置電壓，另一端連接所述第四NMOS管的柵極；所述第八開關的一端接地，另一端連接所述第四NMOS管的柵極；所述第五PMOS管的源極連接所述電源電壓，漏極連接所述第四NMOS管的漏極；所述第四NMOS管的源極接地；所述第二電容的第一端連接所述第五PMOS管與所述第四NMOS管的漏極，第二端接地；所述第六PMOS管的源極連接所述電源電壓，柵極連接所述第一偏置電壓，漏極連接所述第五NMOS管的漏極；所述第五NMOS管的柵極連接所述第二電容的第一端，源極接地；所述第六PMOS管與所述第五NMOS管的漏極輸出所述第二延時信號；

其中，所述第一、第二、第三、第四、第五、第六、第七及第八開關的控制端分別連接所述輸入信號的同步信號及反向信號，所述第一開關、所述第三開關、所述第六開關及所述第八開關在所述輸入信號為高電平時導通，所述第二開關、所述第四開關、所述第五開關及所述第七開關在所述輸入信號為低電平時導通。

2.根據權利要求1所述的抑制噪聲干擾的濾波電路，其特征在于：所述偏置模塊包括第一PMOS管、第二PMOS管及第一NMOS管；所述第一PMOS管的漏極連接所述基準電流，柵極與漏極相連并輸出第一偏置電壓，源極連接電源電壓；所述第二PMOS管的源極連接所述電源電壓，柵極連接所述第一偏置電壓，漏極連接所述第一NMOS管的漏極；所述第一NMOS管的柵極與漏極相連并輸出第二偏置電壓，源極接地。

3.根據權利要求1~2任意一項所述的抑制噪聲干擾的濾波電路，其特征在于：所述抑制噪聲干擾的濾波電路還包括輸出模塊，所述輸出模塊連接所述第一延時模塊及所述第二延時模塊的輸出端，對所述第一延時信號及所述第二延時信號進行鎖存后輸出。

4.根據權利要求3所述的抑制噪聲干擾的濾波電路，其特征在于：所述輸出模塊包括RS鎖存器。

5.根據權利要求3所述的抑制噪聲干擾的濾波電路，其特征在于：所述抑制噪聲干擾的濾波電路還包括輸入模塊，所述輸入模塊接收所述輸入信號，用于產生所述輸入信號的同步信號及反向信號。

6.根據權利要求5所述的抑制噪聲干擾的濾波電路，其特征在于：所述輸入模塊包括串聯的第一反向器及第二反向器。

7.一種微控制系統，其特征在于，所述微控制系統至少包括：

微控制器及如權利要求1~6任意一項所述的抑制噪聲干擾的濾波電路；

所述抑制噪聲干擾的濾波電路連接于所述微控制器的輸入端，對進入所述微控制器的信號進行干擾抑制。