[發明專利]碳化硅半導體器件

在審

• 申請號: 201911328023.4
• 申請日: 2019-12-20
• 公開（公告）號: CN113013244A
• 公開（公告）日: 2021-06-22
• 發明（設計）人: 田意;徐大偉
• 申請（專利權）人: 上海新微技術研發中心有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/45;H01L29/417;H01L29/06;H01L21/336
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 羅泳文

本發明提供一種碳化硅半導體器件，器件包括：N型襯底；N型漂移層，位于N型襯底上；P型阱區，位于N型漂移層中；N型源區，位于P型阱區內；柵介質層，至少橫跨于N型源區及N型漂移層之間；柵極層，位于柵介質層上；隔離介質層，包覆于柵極層，隔離介質層的介電常數介于1～3之間；源極金屬層，與N型源區接觸，并延伸覆蓋于隔離介質層上。本發明在源極金屬層與柵極層之間，采用介電常數介于1～3之間的低k介質作為隔離介質層，相比于采用如二氧化硅等介質材料作為隔離介質層來說，在相同介質厚度情況下，可以大大減少源極金屬層與柵極層之間的輸入電容，提高器件的開關速度，降低導通損耗。

技術領域

本發明屬于半導體設計及制造領域，特別是涉及一種碳化硅半導體器件。

背景技術

碳化硅材料具有優良的物理和電學特性，以其寬的禁帶寬度、高的熱導率、大的飽和漂移速度和高的臨界擊穿電場等獨特優點，成為制作高功率、高頻、高壓、耐高溫、抗輻射器件的理想半導體材料，在軍事和民事方面具有廣闊的應用前景。碳化硅MOSFET器件則具有開關速度快、導通電阻小等優勢，且在較小的漂移層厚度可以實現較高的擊穿電壓水平，減小功率開關模塊的體積，降低能耗，在功率開關、轉換器等應用領域中優勢明顯。基于碳化硅材料的功率MOSFET(SiC MOSFET)更適合應用于高頻和高溫等應用環境中。而且SiCMOSFET可以通過熱氧化工藝形成表面柵氧化層，可以和傳統的硅工藝基本相融。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種碳化硅半導體器件，用于解決現有技術中源極金屬和柵極層的重疊區域引入較大的輸入電容，而導致SiCMOSFET開關速度降低，增加導通損耗的問題。

為實現上述目的及其他相關目的，本發明提供一種碳化硅半導體器件，所述碳化硅半導體器件包括：N型襯底；N型漂移層，位于所述N型襯底上；P型阱區，位于所述N型漂移層中；N型源區，位于所述P型阱區內；柵介質層，至少橫跨于所述N型源區及所述N型漂移層之間；柵極層，位于所述柵介質層上；隔離介質層，包覆于所述柵極層，所述隔離介質層的介電常數介于1～3之間；源極金屬層，與所述N型源區接觸，并延伸覆蓋于所述隔離介質層上。

可選地，所述隔離介質層的介電常數介于1～2.5之間。

可選地，所述隔離介質層的材料包括摻氟氧化硅SiOF、摻碳氧化硅SiOC、氟碳化合物FOx、氫硅倍半氧烷HSQ、甲基硅倍半氧烷MSQ、多孔介質材料及含硅有機材料SiLK中的一種。

可選地，所述隔離介質層的厚度介于500納米～1500納米之間。

可選地，位于所述隔離介質層上的所述源極金屬層具有貫穿所述源極金屬層的通孔陣列，以減少所述源極金屬層與所述柵極層的重疊面積。

可選地，所述通孔陣列包括矩形孔陣列及圓形孔陣列中的一種。

可選地，所述源極金屬層的厚度介于5微米～10微米之間。

可選地，所述源極金屬層包括依次層疊的第一Ti層、Al層、第二Ti層、Ni層及Ag層，其中，所述第一Ti層的厚度介于100～300納米，所述Al層的厚度介于3微米～6微米，所述第二Ti層的厚度介于100納米～300納米，所述Ni層的厚度介于1微米～3微米，所述Ag層的厚度介于300納米～1000納米。

可選地，所述柵介質層的材料包括二氧化硅，其厚度介于40納米～100納米之間。

可選地，還包括一P型接觸區，所述P型接觸區與所述N型源區相連，所述源極金屬層與所述P型接觸區及所述N型源區接觸。

如上所述，本發明的碳化硅半導體器件，具有以下有益效果：