[發(fā)明專利]銅互連MIM電容器的制造工藝和銅互連MIM電容器結構

在審

• 申請?zhí)枺?/td>: 201911324548.0
• 申請日: 2019-12-20
• 公開（公告）號: CN111128956A
• 公開（公告）日: 2020-05-08
• 發(fā)明（設計）人: 劉俊文
• 申請（專利權）人: 華虹半導體（無錫）有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768
• 代理公司: 上海浦一知識產(chǎn)權代理有限公司 31211
• 代理人: 戴廣志

1.一種銅互連MIM電容器的制造工藝，其特征在于，包括：

提供第一低介電常數(shù)層，在所述第一低介電常數(shù)層中制造第一銅導電結構；

在所述第一低介電常數(shù)層上形成第二低介電常數(shù)層；

在所述第二低介電常數(shù)層中開設電容圖形窗口，使得所述電容圖形窗口與所述第一銅導電結構相連，與所述電容圖形窗口相連的第一銅導電結構形成MIM電容器的下電極；

沉積介電層；使得所述介電層覆蓋在所述第二低介電常數(shù)層的上表面，和電容圖形窗口的底面、側面；

向覆蓋有所述介電層的電容圖形窗口內(nèi)鍍銅形成MIM電容器的上電極；

對所述第二低介電常數(shù)層的上表面進行平坦化處理。

2.如權利要求1所述的銅互連MIM電容器的制造工藝，其特征在于，在所述沉積介電層之后，包括：

從所述第二低介電常數(shù)層上的介電層向下刻蝕，形成第二銅導電結構所需的通孔和/或溝槽；

向所述通孔和/或溝槽中鍍銅形成所述第二銅導電結構；使得所述第二銅導電結構與所述MIM電容器的下電極互連耦合。

3.如權利要求2所述的銅互連MIM電容器的制造工藝，其特征在于，在所述對所述第二低介電常數(shù)層的上表面進行平坦化處理之后，進行以下步驟：

在所述第二低介電常數(shù)層上形成第三低介電常數(shù)層；

從所述第三低介電常數(shù)層的上表面向下刻蝕，形成第三銅導電結構所需的通孔和/或溝槽；

向所述通孔和/或溝槽中鍍銅，形成至少兩個所述第三銅導電結構；

使得其中一個所述第三銅導電結構與MIM電容器的上電極互連，形成上電極引線；

使得另一所述第三銅導電結構，通過一所述第二銅導電結構與MIM電容器的下電極互連耦合，形成下電極引線。

4.如權利要求2所述的銅互連MIM電容器的制造工藝，其特征在于，所述從所述第二低介電常數(shù)層上的介電層向下刻蝕，形成第二銅導電結構所需的通孔和溝槽，包括：

在位于所述第二低介電常數(shù)層上的介電層上涂覆光刻膠，光刻形成所述通孔的圖案；

在所述通孔的圖案處向下刻蝕形成所述通孔，使得所述通孔的下端與所述第一銅導電結構相連；

在位于所述第二低介電常數(shù)層上的介電層上涂覆光刻膠，光刻形成所述溝槽的圖案；

在所述溝槽的圖案處向下刻蝕形成所述溝槽，使得所述溝槽與所述通孔連通。

5.如權利要求2所述的銅互連MIM電容器的制造工藝，其特征在于，所述從所述第二低介電常數(shù)層上的介電層向下刻蝕，形成第二銅導電結構所需的通孔和溝槽，包括：

在所述第二銅導電結構所需的通孔和溝槽內(nèi)表面上，沉積擴散阻擋層。

6.如權利要求1所述的銅互連MIM電容器的制造工藝，其特征在于，所述提供第一低介電常數(shù)層，在所述第一低介電常數(shù)層中制造第一銅導電結構，包括：

提供第一低介電常數(shù)層；

從所述第一低介電常數(shù)層的上表面向下刻蝕形成通孔和/或溝槽；

向所述通孔和/或溝槽的內(nèi)表面沉積擴散阻擋層；

在覆蓋有所述擴散阻擋層的通孔和/或溝槽中鍍銅，形成所述第一銅導電結構。

7.如權利要求5或6所述的銅互連MIM電容器的制造工藝，其特征在于，所述擴散阻擋層的材料包括氮化鉭。

8.如權利要求1所述的銅互連MIM電容器的制造工藝，其特征在于，所述介電層的材料包括氮化硅。

9.如權利要求1所述的銅互連MIM電容器的制造工藝，其特征在于，在所述在所述第一低介電常數(shù)層中制造第一銅導電結構之后，所述在所述第一低介電常數(shù)層上形成第二低介電常數(shù)層之前，進行以下步驟：

對所述第一低介電常數(shù)層的上表面進行平坦化處理。