[發明專利]存儲計算陣列及模組、數據計算方法

在審

• 申請號: 201911323784.0
• 申請日: 2019-12-19
• 公開（公告）號: CN111191776A
• 公開（公告）日: 2020-05-22
• 發明（設計）人: 趙毅;魯辭莽;高世凡
• 申請（專利權）人: 浙江大學;杭州閃億半導體有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 劉靜

本發明提供一種存儲計算陣列及模組、數據計算方法，采用存儲單元形成用于計算的陣列，存儲單元由依次串接的存儲節點組成，存儲節點包括開關器件和阻式存儲器，開關器件與阻式存儲器串聯或并聯，存儲單元的寫入阻值通過控制開關器件的開關狀態來改變阻式存儲器的阻態而確定。由于阻式存儲器具有不同的阻態，可以通過開關器件的開關狀態使得阻式存儲器處于不同的阻態，使得存儲單元處于所需的寫入阻值，從而，可以快速的實現存儲節點的寫入操作。

技術領域

本發明涉及集成電路設計領域，特別涉及一種存儲計算陣列及模組、數據計算方法。

背景技術

矩陣乘法計算是一種常見的計算模式，通常需要大量的計算資源。

神經網絡是模仿動物神經網絡行為特征，進行分布式并行信息處理的算法模型，這種算法模型廣泛應用于人工智能領域。

在神經形態計算處理過程中，包含了大量的矩陣運算，存儲計算一體化芯片，也稱作類腦芯片或突觸芯片應運而生，其是利用模擬信號與模擬存儲陣列之間的電流電壓關系進行大規模矩陣運算，進而模擬突觸行為。而模擬存儲陣列是由存儲器構成，在每次矩陣運算時，需要先將模擬值寫入到存儲器中，而寫入的過程是通過反復與目標電流比較實現的，寫入操作時間長。此外，存儲器的存儲精度是有限的，但為了與現有神經網絡深度學習的構架相匹配，需要模擬存儲器有更多態的精度，以能夠攜帶更多的信息量。

發明內容

有鑒于此，本發明旨在解決上述問題之一，提供一種存儲計算陣列及模組、數據計算方法，實現更快的寫入操作。

為實現上述目的，本發明有如下技術方案：

一種存儲計算陣列，包括：

陣列排布的存儲單元，各所述存儲單元包括多個依次串接的存儲節點，每個存儲節點包括開關器件和阻式存儲器，所述開關器件與阻式存儲器串聯或并聯，所述存儲單元的寫入阻值通過控制開關器件的開關狀態來改變阻式存儲器的阻態而確定；

陣列中存儲單元的兩端連接有信號端，其中之一為信號輸入端且沿第一方向依次連接，另一為信號輸出端且沿第二方向依次連接。

可選地，所述阻式存儲器包括阻變存儲器、相變存儲器、鐵電存儲器或磁阻存儲器。

可選地，所述開關器件與阻式存儲器并聯，當向存儲單元寫入阻值時，信號輸入端和信號輸出端用于連接偏置電壓。

可選地，所述開關器件與阻式存儲器串聯，所述存儲單元中存儲節點之間還設置有信號端，當向存儲單元寫入阻值時，存儲節點兩端的信號端用于連接偏置電壓而向存儲節點寫入阻值。

可選地，當向存儲單元寫入阻值時，通過奇偶交錯的方式完成所有存儲節點的讀取和寫入。

可選地，各阻式存儲器具有不同的阻態值。

可選地，該存儲計算陣列還包括與存儲單元串聯的使能器件，所述使能器件用于在非使能信號時，使得存儲單元處于斷開狀態。

可選地，所述使能器件為單個MOS器件或CMOS傳輸門

可選地，所述開關器件為單個MOS器件或CMOS傳輸門。

一種數據計算方法，采用存儲計算陣列進行計算，所述存儲計算陣列包括：陣列排布的存儲單元，各所述存儲單元包括多個依次串接的存儲節點，每個存儲節點包括開關器件和阻式存儲器，所述開關器件與阻式存儲器串聯或并聯；陣列中存儲單元的兩端連接有信號端，其中之一為信號輸入端且沿第一方向依次連接，另一為信號輸出端且沿第二方向依次連接；所述計算方法包括：

控制存儲單元的寫入，所述寫入包括：通過控制開關器件的開關狀態來改變阻式存儲器的阻態，以獲得存儲單元的寫入阻值；

在信號輸入端加載輸入信號，并從信號輸出端獲得輸出值，所述輸出值用于表征計算值。