[發(fā)明專利]聯(lián)合測(cè)試工作組存取接口裝置、主機(jī)端以及目標(biāo)系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201911319162.0
• 申請(qǐng)日: 2019-12-19
• 公開（公告）號(hào): CN113010344B
• 公開（公告）日: 2022-10-11
• 發(fā)明（設(shè)計(jì)）人: 陳月峰
• 申請(qǐng)（專利權(quán)）人: 瑞昱半導(dǎo)體股份有限公司
• 主分類號(hào): G06F11/10
• 分類號(hào): G06F11/10;G06F11/22
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 劉彬

本發(fā)明涉及聯(lián)合測(cè)試工作組存取接口裝置、主機(jī)端以及目標(biāo)系統(tǒng)。聯(lián)合測(cè)試工作組存取接口裝置耦接至主機(jī)端與接口電路之間，接口電路耦接于存儲(chǔ)器與存取接口裝置之間，該存取接口裝置包含第一接腳、第二接腳、第一數(shù)據(jù)寄存器以及第二數(shù)據(jù)寄存器。第一數(shù)據(jù)寄存器系用來(lái)儲(chǔ)存該主機(jī)端通過第一接腳所移入之?dāng)?shù)據(jù)，所移入之?dāng)?shù)據(jù)通過該接口電路而儲(chǔ)存于存儲(chǔ)器之特定地址。第二數(shù)據(jù)寄存器儲(chǔ)存通過接口電路從存儲(chǔ)器之特定地址所讀回之?dāng)?shù)據(jù)，以及通過第二接腳將所讀回之?dāng)?shù)據(jù)輸出至該主機(jī)端，令該主機(jī)端可對(duì)于所移入之?dāng)?shù)據(jù)與所讀回之?dāng)?shù)據(jù)進(jìn)行比較測(cè)試。

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于一種聯(lián)合測(cè)試工作組測(cè)試機(jī)制，特別有關(guān)于一種聯(lián)合測(cè)試工作組存取接口裝置、相應(yīng)的主機(jī)端以及相應(yīng)的目標(biāo)系統(tǒng)。

背景技術(shù)

一般來(lái)說，傳統(tǒng)的機(jī)制使用一聯(lián)合測(cè)試工作組(Joint Test Action Group，以下簡(jiǎn)稱為JTAG)機(jī)制下載數(shù)據(jù)至一目標(biāo)系統(tǒng)的存儲(chǔ)器的過程是先由一JTAG主機(jī)通過JTAG接口的TDI接腳移入數(shù)據(jù)至一JTAG存取接口(Test Access Port，TAP)，當(dāng)滿足一數(shù)據(jù)寄存器的一數(shù)據(jù)長(zhǎng)度后，可發(fā)出信號(hào)給系統(tǒng)的存儲(chǔ)器接口或總線接口，令其將該數(shù)據(jù)寄存器的數(shù)據(jù)寫入至存儲(chǔ)器中。

而如果需要檢驗(yàn)存儲(chǔ)器的寫入是否正確，JTAG存取接口可以將該數(shù)據(jù)讀回并進(jìn)行比較，然而這并沒有檢驗(yàn)到從JTAG主機(jī)到存取接口的傳輸是否沒有任何錯(cuò)誤。如果要檢驗(yàn)從JTAG主機(jī)到JTAG存取接口之間的傳輸是否有錯(cuò)，則JTAG存取接口例如需要添加CRC校驗(yàn)值并附加在一個(gè)批量(block)的數(shù)據(jù)后面，再由JTAG存取接口或者該目標(biāo)系統(tǒng)本身來(lái)計(jì)算所收到的數(shù)據(jù)的CRC校驗(yàn)碼，進(jìn)行校驗(yàn)碼的比較，而上述方式為了驗(yàn)證數(shù)據(jù)下載是否完全正確，均需要在目標(biāo)系統(tǒng)中額外添加數(shù)據(jù)比較電路以及例如CRC校驗(yàn)電路等，額外增加JTAG存取接口的電路成本及難度。

發(fā)明內(nèi)容

因此本發(fā)明的目的之一在于提供一種聯(lián)合測(cè)試工作組存取接口裝置、聯(lián)合測(cè)試工作組主機(jī)端以及相應(yīng)的目標(biāo)系統(tǒng)，以解決上述的問題。

本案的發(fā)明是對(duì)于JTAG存取接口的電路做一些的簡(jiǎn)單調(diào)整和擴(kuò)充，可實(shí)現(xiàn)數(shù)據(jù)校驗(yàn)同時(shí)省去在TAG存取接口中實(shí)現(xiàn)CRC等芯片上校驗(yàn)電路的目的，達(dá)到實(shí)時(shí)快速且低成本、低校驗(yàn)誤判率的系統(tǒng)存儲(chǔ)器讀寫及JTAG信號(hào)的完整校驗(yàn)。

根據(jù)本發(fā)明的實(shí)施例，其公開了一種聯(lián)合測(cè)試工作組存取接口裝置，該聯(lián)合測(cè)試工作組存取接口裝置用以耦接至一聯(lián)合測(cè)試工作組主機(jī)端與一接口電路之間，該接口電路耦接于一存儲(chǔ)器與該聯(lián)合測(cè)試工作組存取接口裝置之間，該聯(lián)合測(cè)試工作組存取接口裝置包含第一接腳、第二接腳、第一數(shù)據(jù)寄存器以及第二數(shù)據(jù)寄存器。第一數(shù)據(jù)寄存器耦接于該第一接腳，并用來(lái)儲(chǔ)存該聯(lián)合測(cè)試工作組主機(jī)端通過該第一接腳所移入之一數(shù)據(jù)，所移入之該數(shù)據(jù)接著通過該接口電路而儲(chǔ)存于該存儲(chǔ)器之一特定地址。第二數(shù)據(jù)寄存器耦接于該第二接腳，并用來(lái)儲(chǔ)存通過該接口電路從該存儲(chǔ)器之該特定地址所讀回之一數(shù)據(jù)，以及通過該第二接腳將所讀回之該數(shù)據(jù)輸出至該聯(lián)合測(cè)試工作組主機(jī)端，令該聯(lián)合測(cè)試工作組主機(jī)端可對(duì)于所移入之該數(shù)據(jù)與所讀回之該數(shù)據(jù)進(jìn)行一比較測(cè)試。

根據(jù)本發(fā)明實(shí)施例，其還公開了一種目標(biāo)系統(tǒng)，目標(biāo)系統(tǒng)耦接至一聯(lián)合測(cè)試工作組主機(jī)端，該目標(biāo)系統(tǒng)包含一存儲(chǔ)器、一接口電路以及上述的該聯(lián)合測(cè)試工作組存取接口裝置，接口電路耦接至該存儲(chǔ)器。