[發明專利]一種智能微電網的協調控制裝置及其協調控制方法

有效

• 申請號: 201911312463.0
• 申請日: 2019-12-18
• 公開（公告）號: CN111030175B
• 公開（公告）日: 2021-09-17
• 發明（設計）人: 石眾;劉曙光;丁積德;馬振飛;高傳站;管金強;姚燕冰
• 申請（專利權）人: 山東魯軟數字科技有限公司智慧能源分公司
• 主分類號: H02J3/38
• 分類號: H02J3/38;H02J3/28;G05B19/042
• 代理公司: 濟南圣達知識產權代理有限公司 37221
• 代理人: 鄧建國

本申請公開了一種智能微電網的協調控制裝置，包括：CPU，用于根據目標微電網的運行數據構建目標微電網的網絡拓撲模型，并利用目標微電網的網絡拓撲模型制定目標微電網的目標投切方案；FPGA，與CPU相連，用于根據目標投切方案和目標微電網中所有設備的運行狀態信息生成目標GOOSE報文，并將目標GOOSE報文發送至與目標投切方案相對應的目標設備，以對目標設備進行投切控制。顯然，相比于現有技術而言，本申請所提供的協調控制裝置相當于是對目標微電網的監測建模過程和協調控制過程進行了分離，并且，由于FPGA比CPU具有更低的運算延遲，所以，就可以使得微電網的協調控制裝置能夠對微電網進行更為快速與高效的協調控制。

技術領域

本發明涉及智能微電網技術領域，特別涉及一種智能微電網的協調控制裝置及其協調控制方法。

背景技術

智能微電網(Micro-Grid)是指由分布式電源、儲能系統、能量轉換裝置、負荷、監控和保護裝置等組成的小型發配電系統。因為智能微電網具有運行成本低以及污染小等優點，所以，在實際生活中得到了極為廣泛的應用。

由于智能微電網經常需要在并網運行模式和離網運行模式之間進行切換，所以，智能微電網的控制策略和響應速度就顯得尤為重要。但是，在現有技術當中，智能微電網的協調控制裝置大都為集中式的控制模式，也即，所有的信息處理過程都需要智能微電網的協調控制裝置中的CPU(Central Processing Unit，中央處理器)來完成，由此就會導致智能微電網的協調控制裝置需要較長的信息處理時間，這樣就會使得智能微電網的協調控制裝置無法對智能微電網進行更為快速與高效的協調控制。目前，針對這一技術問題，還沒有較為有效的解決辦法。

由此可見，如何進一步提高智能微電網的協調控制裝置在信息處理時的信息處理速度，并使得智能微電網的協調控制裝置能夠對智能微電網進行更為快速與高效的協調控制，是本領域技術人員亟待解決的技術問題。

發明內容

有鑒于此，本發明的目的在于提供一種智能微電網的協調控制裝置及其協調控制方法，以提高智能微電網的協調控制裝置在處理信息時的信息處理速度，并使得智能微電網的協調控制裝置能夠對智能微電網進行更為快速與高效的協調控制。其具體方案如下：

一種智能微電網的協調控制裝置，包括：

CPU，用于根據目標智能微電網的運行數據構建所述目標智能微電網的網絡拓撲模型，并利用所述目標智能微電網的網絡拓撲模型制定所述目標智能微電網的目標投切方案；

FPGA，與所述CPU相連，用于根據所述目標投切方案和所述目標智能微電網中所有設備的運行狀態信息生成目標GOOSE報文，并將所述目標GOOSE報文發送至與所述目標投切方案相對應的目標設備，以對所述目標設備進行投切控制。

優選的，還包括：

存儲器，與所述CPU相連，用于存儲所述目標智能微電網的運行日志。

優選的，所述存儲器具體為Flash存儲器。

優選的，所述FPGA包括：

LocalBus接口，用于從CPU中獲取所述目標投切方案。

優選的，所述FPGA還包括：

報文解析器，用于接收所述目標微電網的SV報文和/或GOOSE報文，并利用所述目標微電網的SV報文和/或GOOSE報文，解析分析后的量測數據做為保護邏輯判斷依據同時創建所述目標微電網的安全運行方案。

相應的，本發明還公開了一種智能微電網的協調控制方法，應用于前述公開的智能微電網的協調控制裝置中的CPU，包括：

根據所述目標智能微電網的運行數據構建所述目標智能微電網的網絡拓撲模型，并利用所述目標智能微電網的網絡拓撲模型制定所述目標智能微電網的目標投切方案。