[發明專利]自對準金屬硅化物及晶體管中接觸層的形成方法

在審

• 申請號: 201911308780.5
• 申請日: 2019-12-18
• 公開（公告）號: CN111128708A
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 梁金娥;馮秦旭
• 申請（專利權）人: 華虹半導體（無錫）有限公司
• 主分類號: H01L21/285
• 分類號: H01L21/285;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 張彥敏

本發明涉及自對準金屬硅化物及晶體管中接觸層的形成方法，涉及半導體集成電路制造工藝，通過選擇具有選擇性沉積特性的金屬化合物氣體進行沉積工藝以形成金屬層，使所述金屬層僅覆蓋半導體或者導體區域而不覆蓋絕緣介質層的表面，且在沉積工藝的過程中，形成的金屬層與半導體區域內的半導體反應生成過渡金屬硅化物層，之后通過退火工藝使過渡金屬硅化物層形成低電阻金屬硅化物層而形成半導體器件中的接觸層，使得金屬層不會接觸大氣環境而氧化，所以不需在金屬層的表面形成保護層，而節省保護層材料及形成保護層的工藝，且節省用于形成金屬層的金屬的使用量，大大降低成本，且所用機臺數量少，節省工藝流程。

技術領域

本發明涉及半導體集成電路制造工藝，尤其涉及一種自對準金屬硅化物及晶體管中接觸層的形成方法。

背景技術

在半導體制造技術中，金屬硅化物由于具有較低的電阻率以及和其他材料具有很好的粘合性而被廣泛應用于源漏極和硅柵極與金屬之間的接觸。該工藝減小了源/漏電極和柵電極的薄膜電阻，降低了接觸電阻，并縮短了與柵相關的時間延遲。

金屬硅化物一般由高熔點的金屬與硅發生反應并通過一步或者多步退火工藝而形成。早期的TiSi₂由于其窄線條效應已經不適用于0.18um的技術，被CoSi₂取代。CoSi₂形成相同厚度的硅化物需要消耗更多的多晶硅或硅襯底，已經不能滿足源漏淺結及超淺結的需求；CoSi₂在低于45納米的多晶硅線條上表現出明顯的窄線條效應；在45納米及以下的技術中，由于熱預算的考量，CoSi₂的形成溫度(RTP2的工藝溫度范圍為600℃～800℃)也不能滿足器件需求。隨著半導體工藝水平的提高，在45nm及其以下技術節點，特別是在65nm及其以下技術節點，為了獲得更低的接觸電阻，鎳及鎳的合金成為形成金屬硅化物的主要材料。

然而傳統形成金屬硅化物的方法至少具有以下缺陷；1)消耗的硅的厚度不易精確控制；2)成本高且資源浪費嚴重。

發明內容

本發明的目的在于提供一種自對準金屬硅化物的形成方法，以節省工藝流程并降低成本。

本發明提供的自對準金屬硅化物的形成方法，包括：S1：提供半導體襯底，其中半導體襯底表面包括至少一半導體區域；S2：進行沉積工藝以形成金屬層，所述金屬層覆蓋所述半導體區域，其中所述沉積工藝使用的金屬化合物氣體具有選擇性沉積特性，該金屬化合物氣體僅能沉積在導體和半導體的表面并分解生成金屬層，并伴隨沉積工藝的過程，形成的金屬層中的金屬與半導體區域的硅發生反應形成過渡金屬硅化物層；S3：進行退火工藝，使過渡金屬硅化物層形成低電阻金屬硅化物層；以及S4：對半導體襯底進行清洗。

更進一步的，所述半導體襯底內包括至少一晶體管，相鄰的晶體管之間形成有隔離區，所述隔離區內填充有絕緣材料，所述晶體管包括：形成在半導體襯底上的柵極結構以及在所述柵極結構的兩側半導體襯底內形成的源極S和漏極D，其中柵極結構包括柵絕緣介質層、在所述柵絕緣介質層上形成的柵電極以及在所述柵電極及柵絕緣介質層的兩側形成的側墻。

更進一步的，所述半導體區域包括晶體管的柵電極和/或在柵電極兩側襯底內形成的源極和漏極。

更進一步的，步驟S1更包括對半導體襯底進行預清洗。

更進一步的，所述金屬層不覆蓋半導體襯底表面的絕緣介質層。

更進一步的，所述金屬化合物氣體中包括金屬鎢、鈷、金屬鎳或金屬鈦中的一種或多種。

更進一步的，所述沉積工藝的沉積溫度為200℃至400℃之間。

更進一步的，所述沉積工藝的沉積溫度為300℃至350℃之間。

更進一步的，所述沉積工藝為化學氣相沉積或原子層沉積。

更進一步的，過渡金屬硅化物層為形成自對準金屬硅化物的過渡相。