[發(fā)明專利]基于數(shù)字信號處理器的循環(huán)矩陣快速生成方法

有效

• 申請?zhí)枺?/td>: 201911307813.4
• 申請日: 2019-12-18
• 公開（公告）號: CN111046334B
• 公開（公告）日: 2023-10-13
• 發(fā)明（設(shè)計）人: 張鵬;劉昌銀;杜建和;陳遠(yuǎn)知;王暉;張勤
• 申請（專利權(quán)）人: 中國傳媒大學(xué)
• 主分類號: G06F17/16
• 分類號: G06F17/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明提供了一種基于數(shù)字信號處理器的循環(huán)矩陣快速生成方法，其基本原理是：將b位生成向量填入m個32位寄存器R₀、R₁、……、R_m–1中，通過對該組寄存器的有效內(nèi)容循環(huán)右移32位或33位可依次生成循環(huán)矩陣的第j行向量，從而得到整個循環(huán)矩陣，其中，b是正整數(shù)且b＝2ⁿ–1或b＝2ⁿ，m＝2^n–5，n≥6，j＝(32*i)mod(2ⁿ–1)，i＝0、1、……、b–1，mod表示取模運算。本發(fā)明生成循環(huán)矩陣的速度快，適用于單核/多核或單運算單元/多運算單元的數(shù)字信號處理器。

技術(shù)領(lǐng)域

本發(fā)明涉及信道編碼領(lǐng)域，特別涉及一種基于數(shù)字信號處理器的循環(huán)矩陣快速生成方法。

背景技術(shù)

準(zhǔn)循環(huán)低密度奇偶校驗(QC-LDPC)碼的性能非常優(yōu)異，已在CDR、DTMB、DTMB-A、近地通信和深空通信等多個系統(tǒng)中得到較為廣泛的應(yīng)用。QC-LDPC碼的生成矩陣和校驗矩陣都是由b×b階循環(huán)矩陣構(gòu)成的陣列。對于CDR中的QC-LDPC碼，b＝256；對于DTMB中的QC-LDPC碼，b＝127；對于DTMB-A中的QC-LDPC碼，b＝128和512；對于近地通信中的QC-LDPC碼，b＝511；對于深空通信中的QC-LDPC碼，b＝32、64、128、256、512、1024和2048。顯然，這些系統(tǒng)中的參數(shù)b要么是2的冪次要么是2的冪次減一，即b＝2ⁿ或b＝2ⁿ–1，其中，n是正整數(shù)。

從行的角度看，循環(huán)矩陣的首行是末行循環(huán)右移一位的結(jié)果，其余每一行都是其上一行循環(huán)右移一位的結(jié)果。因此，任一循環(huán)矩陣完全由其首行決定，其首行被稱為其生成向量。也就是說，只要知道了一個循環(huán)矩陣的生成向量，就能通過循環(huán)右移一位的操作依次生成循環(huán)矩陣的第0行、第1行、……、第b–1行向量，從而得到整個循環(huán)矩陣。

現(xiàn)場可編程邏輯陣列(FPGA)處理器非常適合于實現(xiàn)循環(huán)矩陣的生成。對于前述各種取值的b，將生成向量存儲于FPGA片內(nèi)的b個1位寄存器中，通過多次循環(huán)右移一位很容易就能生成整個循環(huán)矩陣。生成每一行只需1個時鐘周期，生成整個循環(huán)矩陣共需b個時鐘周期。