[發(fā)明專利]一種PHY參數(shù)調(diào)試方法、裝置、存儲介質(zhì)及電子設(shè)備

有效

• 申請?zhí)枺?/td>: 201911307639.3
• 申請日: 2019-12-18
• 公開（公告）號: CN111045970B
• 公開（公告）日: 2021-05-11
• 發(fā)明（設(shè)計）人: 劉海亮
• 申請（專利權(quán)）人: 江蘇芯盛智能科技有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/42
• 代理公司: 北京超凡宏宇專利代理事務(wù)所(特殊普通合伙) 11463
• 代理人: 張欣欣

1.一種PHY參數(shù)調(diào)試方法，應(yīng)用于處理器，所述處理器與PCIe PHY電連接，PCIe PHY包括只讀存儲器和靜態(tài)隨機存儲器，其特征在于，所述方法包括：

當(dāng)獲得初始化加載完畢指示信號時，修改所述靜態(tài)隨機存儲器中的數(shù)據(jù)，其中，所述初始化加載完畢指示信號表征從所述只讀存儲器向所述靜態(tài)隨機存儲器加載代碼完成；

當(dāng)所述靜態(tài)隨機存儲器中的數(shù)據(jù)修改完成時，向PCIe PHY發(fā)送第一觸發(fā)指令，以使PCIe PHY從所述靜態(tài)隨機存儲器中讀取數(shù)據(jù)，用于執(zhí)行PCIe PHY中每一個通道的校準(zhǔn)和自適應(yīng)算法；

在獲得初始化加載完畢指示信號之前，所述方法還包括：

在PCIe PHY上電完成后，等待預(yù)設(shè)定的時間，向PCIe PHY發(fā)送第二觸發(fā)指令，以使所述只讀存儲器向所述靜態(tài)隨機存儲器加載代碼。

2.如權(quán)利要求1所述的PHY參數(shù)調(diào)試方法，其特征在于，所述修改所述靜態(tài)隨機存儲器中的數(shù)據(jù)的步驟，包括：

通過選擇器確定修改接口；

通過所述修改接口修改所述靜態(tài)隨機存儲器中的數(shù)據(jù)。

3.如權(quán)利要求2所述的PHY參數(shù)調(diào)試方法，其特征在于，所述修改接口為片上系統(tǒng)寄存器接口、聯(lián)合測試工作組寄存器接口或者PCIe PHY寄存器接口。

4.一種PHY參數(shù)調(diào)試裝置，應(yīng)用于處理器，所述處理器與PCIe PHY電連接，PCIe PHY包括只讀存儲器和靜態(tài)隨機存儲器，其特征在于，所述裝置包括：

處理單元，用于當(dāng)獲得初始化加載完畢指示信號時，修改所述靜態(tài)隨機存儲器中的數(shù)據(jù)，其中，所述初始化加載完畢指示信號表征從所述只讀存儲器向所述靜態(tài)隨機存儲器加載代碼完成；

信息收發(fā)單元，用于當(dāng)所述靜態(tài)隨機存儲器中的數(shù)據(jù)修改完成時，向PCIe PHY發(fā)送第一觸發(fā)指令，以使PCIe PHY從所述靜態(tài)隨機存儲器中讀取數(shù)據(jù)，用于執(zhí)行PCIe PHY中每一個通道的校準(zhǔn)和自適應(yīng)算法；

所述信息收發(fā)單元還用于在PCIe PHY上電完成后，等待預(yù)設(shè)定的時間，向PCIe PHY發(fā)送第二觸發(fā)指令，以使所述只讀存儲器向所述靜態(tài)隨機存儲器加載代碼。

5.如權(quán)利要求4所述的PHY參數(shù)調(diào)試裝置，其特征在于，所述處理單元具體用于通過選擇器確定修改接口；通過所述修改接口修改所述靜態(tài)隨機存儲器中的數(shù)據(jù)。

6.如權(quán)利要求5所述的PHY參數(shù)調(diào)試裝置，其特征在于，所述修改接口為片上系統(tǒng)寄存器接口、聯(lián)合測試工作組寄存器接口或者PCIePHY寄存器接口。

7.一種存儲介質(zhì)，其上存儲有計算機程序，其特征在于，該計算機程序被處理器執(zhí)行時實現(xiàn)如權(quán)利要求1-3中任一項所述的方法。

8.一種電子設(shè)備，其特征在于，包括：處理器和存儲器，所述存儲器用于存儲一個或多個程序；當(dāng)所述一個或多個程序被所述處理器執(zhí)行時，實現(xiàn)如權(quán)利要求1-3中任一項所述的方法。