[發明專利]像素電路布局結構、顯示面板和顯示裝置

在審

• 申請號: 201911303541.0
• 申請日: 2019-12-17
• 公開（公告）號: CN112987420A
• 公開（公告）日: 2021-06-18
• 發明（設計）人: 張競文;郝建武;李根
• 申請（專利權）人: 京東方科技集團股份有限公司;成都京東方光電科技有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368;H01L27/32;G09F9/33
• 代理公司: 北京志霖恒遠知識產權代理事務所(普通合伙) 11435
• 代理人: 郭棟梁

1.一種像素電路布局結構，其特征在于，包括，多個薄膜晶體管和存儲電容，第一薄膜晶體管為雙柵型薄膜晶體管，所述第一薄膜晶體管的第一極與第二晶體管的柵極連接，所述第二晶體管為驅動晶體管；

形成所述第一薄膜晶體管的多晶硅層為U形走線，所述U形走線與第一柵極層走線有兩個交疊區域，形成所述第一薄膜晶體管的兩個子薄膜晶體管；

當有電流通過時，所述兩個子薄膜晶體管的多晶硅層走線中電流方向一致。

2.根據權利要求1所述的像素電路布局結構，其特征在于，所述U形走線的非交疊區域和第二柵極層走線交疊形成存儲電容。

3.根據權利要求2所述的像素電路布局結構，其特征在于，形成所述存儲電容的所述第二柵極層走線和所述源漏極層走線通過過孔連接。

4.根據權利要求1至3任一所述的像素電路布局結構，其特征在于，所述多晶硅層為低溫多晶硅薄膜。

5.根據權利要求4所述的像素電路布局結構，其特征在于，包括：第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管和第七薄膜晶體管；

形成所述第一薄膜晶體管的所述第一柵極層走線用于獲取掃描控制信號，通過過孔和所述源漏極層走線連接所述第四薄膜晶體管、第六薄膜晶體管和第二薄膜晶體管；

形成所述第二薄膜晶體管的多晶硅層走線與所述第二柵極層走線交疊形成存儲電容，通過過孔和所述源漏極層走線連接所述第三薄膜晶體管，所述第二薄膜晶體管為驅動薄膜晶體管；

形成所述第三薄膜晶體管的所述第一柵極層走線用于獲取掃描控制信號，所述多晶硅層走線通過過孔與所述源漏極層走線連接，以通過所述源漏極層走線獲取數據信號；

形成所述第四薄膜晶體管的多晶硅層為U型走線，所述U型走線與所述第一柵極層走線有兩個交疊區域，形成所述第四薄膜晶體管的兩個子薄膜晶體管，所述U型走線的非交疊區域與所述第二柵極層走線交疊形成存儲電容，通過過孔與所述源漏極層走線連接所述第二柵極層走線，以獲取參考信號，所述第一柵極層走線用于獲取復位信號；

形成所述第五薄膜晶體管的所述第一柵極層走線用于獲取發射控制信號，通過過孔與所述源漏極層走線連接連接陽極信號和所述第二薄膜晶體管；

形成所述第六薄膜晶體管的所述第一柵極層走線用于獲取發射控制信號，通過過孔和所述源漏極層走線連接所述第一薄膜晶體管和發光器件的陽極；

形成所述第七薄膜晶體管的所述第一柵極層走線用于獲取復位信號，通過過孔和所述源漏極層走線連接發光器件L的陽極，并獲取參考信號。

6.根據權利要求5所述的像素電路布局結構，其特征在于，所述第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管為P型晶體管或者N型晶體管。

7.根據權利要求5所述的像素電路布局結構，其特征在于，所述掃描控制信號、復位信號、發射控制信號均通過外部時序控制器提供。

8.一種顯示面板，其特征在于，所述顯示面板的像素電路布局結構為如權利要求1至7任一所述的像素電路布局結構。

9.根據權利要求8所述的顯示面板，其特征在于，所述像素電路包括：

基板，所述基板上設置有多晶硅層，所述多晶硅層采用準分子激光遠火工藝對沉積于所述基板上的無定型硅進行照射獲取；

在所述多晶硅層遠離所述基板的一側依次設置有第一絕緣層，第一柵極層，第二絕緣層、第二柵極層，第三絕緣層和源漏極層。

10.一種顯示裝置，其特征在于，所述顯示裝置的顯示面板的像素電路布局結構為如權利要求1至7中任一所述的像素電路布局結構。或者，所述顯示裝置的顯示面板為如權利要求8至9任一所述的顯示面板。