[發(fā)明專利]芯片模塊接口時(shí)鐘結(jié)構(gòu)的構(gòu)建方法、裝置、設(shè)備及介質(zhì)在審
| 申請?zhí)枺?/td> | 201911302565.4 | 申請日： | 2019-12-17 |
| 公開（公告）號(hào)： | CN111046624A | 公開（公告）日： | 2020-04-21 |
| 發(fā)明（設(shè)計(jì)）人： | 丁軍鋒;馬卓;張少華;郭御風(fēng);張明 | 申請（專利權(quán)）人： | 天津飛騰信息技術(shù)有限公司 |
| 主分類號(hào)： | G06F30/396 | 分類號(hào)： | G06F30/396;G06F13/40 |
| 代理公司： | 長沙軒榮專利代理有限公司 43235 | 代理人： | 李喆 |
| 地址： | 300450 天津市濱海新*** | 國省代碼： | 天津;12 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 芯片 模塊 接口 時(shí)鐘 結(jié)構(gòu) 構(gòu)建 方法 裝置 設(shè)備 介質(zhì) | ||
1.一種芯片模塊接口時(shí)鐘結(jié)構(gòu)的構(gòu)建方法，其特征在于，包括：
對芯片中目標(biāo)模塊的所有接口進(jìn)行分類，并根據(jù)分類結(jié)果構(gòu)建所述目標(biāo)模塊接口的樹狀結(jié)構(gòu)；
提取所述所有接口的接口寄存器；
根據(jù)所述樹狀結(jié)構(gòu)和提取到的接口寄存器，構(gòu)建所述目標(biāo)模塊的接口寄存器時(shí)鐘子樹；其中，所述接口寄存器時(shí)鐘子樹包含多級(jí)節(jié)點(diǎn)。
2.根據(jù)權(quán)利要求1所述的構(gòu)建方法，其特征在于，所述根據(jù)所述樹狀結(jié)構(gòu)和提取到的接口寄存器，構(gòu)建所述目標(biāo)模塊的接口寄存器時(shí)鐘子樹的步驟，包括：
構(gòu)建與所述樹狀結(jié)構(gòu)對應(yīng)的時(shí)鐘子樹；其中，所述時(shí)鐘子樹中上下兩級(jí)節(jié)點(diǎn)之間設(shè)有緩沖器；
根據(jù)所述樹狀結(jié)構(gòu)中各接口的位置，將各接口的接口寄存器掛于所述時(shí)鐘子樹中對應(yīng)的節(jié)點(diǎn)上，得到所述目標(biāo)模塊的接口寄存器時(shí)鐘子樹。
3.根據(jù)權(quán)利要求1所述的構(gòu)建方法，其特征在于，所述接口寄存器時(shí)鐘子樹包含三級(jí)節(jié)點(diǎn)。
4.根據(jù)權(quán)利要求2所述的構(gòu)建方法，其特征在于，所述構(gòu)建方法還包括：
對所述芯片進(jìn)行靜態(tài)時(shí)序分析，得到所述芯片中模塊之間的時(shí)序違反路徑；
確定所述時(shí)序違反路徑所包含的目標(biāo)模塊，并調(diào)節(jié)該目標(biāo)模塊的接口寄存器時(shí)鐘子樹中各級(jí)節(jié)點(diǎn)的時(shí)鐘延時(shí)。
5.根據(jù)權(quán)利要求1所述的構(gòu)建方法，其特征在于，所述調(diào)節(jié)該目標(biāo)模塊的接口寄存器時(shí)鐘子樹中各級(jí)節(jié)點(diǎn)的時(shí)鐘延時(shí)的步驟，包括：
通過在該目標(biāo)模塊的接口寄存器時(shí)鐘子樹中上下兩級(jí)節(jié)點(diǎn)之間插入延時(shí)單元，調(diào)節(jié)該目標(biāo)模塊的接口寄存器時(shí)鐘子樹中各級(jí)節(jié)點(diǎn)的時(shí)鐘延時(shí)。
6.一種芯片模塊接口時(shí)鐘結(jié)構(gòu)的構(gòu)建裝置，其特征在于，包括：
分類模塊，用于對芯片中目標(biāo)模塊的所有接口進(jìn)行分類，并根據(jù)分類結(jié)果構(gòu)建所述目標(biāo)模塊接口的樹狀結(jié)構(gòu)；
提取模塊，用于提取所述所有接口的接口寄存器；
構(gòu)建模塊，用于根據(jù)所述樹狀結(jié)構(gòu)和提取到的接口寄存器，構(gòu)建所述目標(biāo)模塊的接口寄存器時(shí)鐘子樹；其中，所述接口寄存器時(shí)鐘子樹包含多級(jí)節(jié)點(diǎn)。
7.一種芯片模塊接口時(shí)鐘結(jié)構(gòu)的構(gòu)建設(shè)備，包括存儲(chǔ)器、處理器以及存儲(chǔ)在所述存儲(chǔ)器中并可在所述處理器上運(yùn)行的計(jì)算機(jī)程序，其特征在于，所述處理器執(zhí)行所述計(jì)算機(jī)程序時(shí)實(shí)現(xiàn)如權(quán)利要求1至5任一項(xiàng)所述的芯片模塊接口時(shí)鐘結(jié)構(gòu)的構(gòu)建方法的步驟。
8.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)存儲(chǔ)有計(jì)算機(jī)程序，其特征在于，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求1至5任一項(xiàng)所述的芯片模塊接口時(shí)鐘結(jié)構(gòu)的構(gòu)建方法的步驟。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于天津飛騰信息技術(shù)有限公司，未經(jīng)天津飛騰信息技術(shù)有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201911302565.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
