[發明專利]一種矩陣乘法器、數據處理方法、集成電路器件及處理器

有效

• 申請號: 201911302512.2
• 申請日: 2019-12-16
• 公開（公告）號: CN111079081B
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 左航
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: G06F17/16
• 分類號: G06F17/16;G06F7/523
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 蔣姍

本申請涉及矩陣乘法器、數據處理方法、集成電路器件及處理器。該矩陣乘法器包括：LDS，用于按照行順序存儲第一矩陣；K個VGPR，用于存儲第二矩陣中的各個列，每個VGPR存儲第二矩陣的一列；與K個VGPR一一對應連接的K個VSP，LDS通過總線與每個VSP均連接，使得第一矩陣中的元素逐個并行地被加載到K個VSP，與K個VGPR中各自存儲的列對應的元素進行相乘，K個VSP并行地將第一矩陣同一行中的元素逐個與第二矩陣的對應元素產生的相乘結果依次累加，得到第三矩陣同一行的所有元素，從而完成第一矩陣和第二矩陣的乘法運算。該矩陣乘法器可以針對第三矩陣同一行的所有元素進行并行計算，極大的減少從第一矩陣中獲取元素的次數。

技術領域

本申請屬于計算機技術領域，具體涉及一種矩陣乘法器、數據處理方法、集成電路器件及處理器。

背景技術

當前計算機領域，伴隨著大數據、機器學習等新興技術的成熟，越來越多的任務中包含了各種各樣的矩陣乘法運算。目前，要計算兩個矩陣A和B的乘積，可以通過以下方式中的任意一種方式進行計算：

方式一，將矩陣A和矩陣B都預先加載到向量通用寄存器(Vector GeneralPurpose Register，VGPR)中，做乘法時，取矩陣A的行和矩陣B的列進行運算。

方式二，將矩陣A和矩陣B都預先加載到本地數據共享單元(Local Data Share，LDS)，在做乘法時，再將A和矩陣B加載到VGPR中，然后做乘法。

方式三，預先加載矩陣A至LDS，預先加載矩陣B到VGPR，在進行A*B時，將矩陣A逐行加載到VGPR，然后做乘法。

發明內容

本申請的目的在于提供一種矩陣乘法器、數據處理方法、集成電路器件及處理器。

本申請的實施例是這樣實現的：

第一方面，本申請實施例提供了一種矩陣乘法器，包括：本地數據共享單元、K個向量通用寄存器以及與所述K個向量通用寄存器一一對應連接的K個向量流處理器；本地數據共享單元，用于按照行順序存儲第一矩陣，所述第一矩陣為M*N矩陣；K個向量通用寄存器，用于存儲第二矩陣中的各個列，每個向量通用寄存器存儲所述第二矩陣的一列，所述第二矩陣為N*K矩陣，K為大于等于2的整數；所述本地數據共享單元通過總線與所述K個向量流處理器中的每個向量流處理器均連接，使得所述第一矩陣中的元素逐個并行地被加載到K個向量流處理器，與所述K個向量通用寄存器中各自存儲的列對應的元素進行相乘，所述K個向量流處理器并行地將所述第一矩陣同一行中的元素逐個與所述第二矩陣的對應元素產生的相乘結果依次累加，得到第三矩陣同一行的所有元素，從而完成所述第一矩陣和所述第二矩陣的乘法運算。

本申請實施例中，采用本地數據共享單元通過總線與每個向量流處理器均連接方式，通過這條路徑，使得本地數據共享單元中存儲的第一矩陣中的元素可以直接并行地被加載到K個向量流處理器中，省去了從本地數據共享單元→向量通用寄存器→向量流處理器加載數據的加載操作，減少了額外的讀寫操作，也優化了對VGPR空間占有的問題，同時，通過這條路徑使得矩陣乘法器可以針對第三矩陣同一行的所有元素進行并行計算，極大的減少從第一矩陣中獲取元素的次數，進而可以降低系統開銷。

結合第一方面實施例的一種可能的實施方式，所述矩陣乘法器還包括：與每個所述向量流處理器均連接的邏輯變更寄存器，用于存儲讀取所述第一矩陣中每個元素的地址，并且在所述K個向量流處理器并行地根據所述邏輯變更寄存器當前的地址從所述本地數據共享單元讀取所述第一矩陣中對應的元素后自動更新到下一個元素對應的地址。本申請實施例中，該邏輯變更寄存器可以在向量流處理器根據當前的地址從本地數據共享單元讀取第一矩陣中對應的元素后自動更新到下一個元素對應的地址，而無需向量流處理器主動去更新地址，若是采用向量流處理器來主動更新地址的方式，這樣在每次獲取第一矩陣中的一個元素后，都需要先更新一次地址，無疑是非常浪費時間的，進而提高了效率。