[發明專利]錯誤校正電路、具有其的存儲器控制器以及具有存儲器控制器的存儲器系統

在審

• 申請號: 201911295983.5
• 申請日: 2019-12-16
• 公開（公告）號: CN112306735A
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 金大成;金光鉉
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 張瀾;王瑩

本申請涉及一種使用BCH碼的錯誤校正電路。該錯誤校正電路可以包括：解碼器，執行使用第一錯誤校正能力的第一錯誤校正解碼或使用第二錯誤校正能力的第二錯誤校正解碼中的至少一個；以及編碼器，基于消息和與第一錯誤校正能力相對應的生成矩陣來生成碼字，并基于該碼字和與第二錯誤校正能力相對應的奇偶校驗矩陣的一行或多行來生成附加奇偶校驗碼，其中在第一錯誤校正解碼期間使用基于與碼字相對應的讀取矢量生成的校驗子矢量，并且在第二錯誤校正解碼期間使用基于附加奇偶校驗碼生成的附加校驗子，并且其中從與第一錯誤校正能力相對應的奇偶校驗矩陣擴展一行或多行。

相關申請的交叉引用

本申請要求于2019年7月31日的申請號為10-2019-0093392的韓國專利申請的優先權，其全部公開內容通過引用整體并入本文。

技術領域

本申請所公開技術總體涉及錯誤校正電路、具有該錯誤校正電路的存儲器控制器以及具有該存儲器控制器的存儲器系統。

背景技術

存儲器系統可以包括在其中臨時或永久地存儲數據的存儲介質。在諸如寫入、讀取、傳輸或處理的各種操作期間，可能發生數據錯誤或數據損壞。

為了確保數據可靠性，存儲器系統使用諸如錯誤校正編碼和錯誤校正解碼的錯誤校正技術。

發明內容

各個實施例涉及一種能夠改變錯誤校正能力的錯誤校正電路。本公開技術的一些實現方式提供了一種采用該錯誤校正電路的存儲器控制器和存儲器系統。

根據實施例，一種使用博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem,即BCH)碼的錯誤校正電路可以包括：解碼器，執行使用第一錯誤校正能力的第一錯誤校正解碼或使用第二錯誤校正能力的第二錯誤校正解碼中的至少一個；以及編碼器，基于消息和對應于第一錯誤校正能力的第一生成矩陣來生成碼字，并基于該碼字和對應于第二錯誤校正能力的第二奇偶校驗矩陣的一行或多行來生成第一附加奇偶校驗碼；其中在第一錯誤校正解碼期間使用基于與碼字相對應的讀取矢量生成的第一校驗子矢量并且在第二錯誤校正解碼期間使用基于第一附加奇偶校驗碼生成的附加校驗子，并且其中從與第一錯誤校正能力相對應的奇偶校驗矩陣擴展一行或多行。

根據實施例，一種使用博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)碼的存儲器控制器可以包括：解碼器，執行使用第一錯誤校正能力的第一錯誤校正解碼或使用第二錯誤校正能力的第二錯誤校正解碼中的至少一個；以及編碼器，基于消息和第一生成矩陣來生成碼字并基于該碼字和第二奇偶校驗矩陣的一行或多行來生成第一附加奇偶校驗碼，第一生成矩陣和第二奇偶校驗矩陣分別與第一錯誤校正能力和第二錯誤校正能力相關；其中在第一錯誤校正解碼期間使用基于與碼字相對應的讀取矢量生成的第一校驗子矢量，并且在第二錯誤校正解碼期間使用基于第一附加奇偶校驗碼生成的附加校驗子；以及其中從與第一錯誤校正能力相對應的第一奇偶校驗矩陣擴展一行或多行。

根據實施例，一種使用博斯-查德胡里-霍昆格姆碼(BCH)碼的存儲器系統可以包括：存儲器控制器，通過使用消息和與第一奇偶校驗矩陣相對應的第一生成矩陣來生成碼字，基于該碼字和第二奇偶校驗矩陣的一行或多行生成第一附加奇偶校驗碼，并且通過使用該第一附加奇偶校驗碼和第三生成矩陣來生成子碼字，第一生成矩陣和第二奇偶校驗矩陣分別對應于第一錯誤校正能力和第二錯誤校正能力；以及存儲器裝置，與存儲器控制器通信，并且從存儲器控制器接收碼字和子碼字且將碼字和子碼字分別存儲在第一存儲區域和第二存儲區域中，其中從第一奇偶校驗矩陣擴展一行或多行。

附圖說明

圖1是示出根據所公開技術的實施例的BCH碼的奇偶校驗矩陣的示例的示圖。

圖2是示出根據所公開技術的實施例的錯誤校正編碼的示例的示圖。

圖3是示出第二錯誤校正編碼的另一示例的示圖。