[發明專利]一種數字基帶調制架構及其延時緩沖控制方法

有效

• 申請號: 201911293103.0
• 申請日: 2019-12-16
• 公開（公告）號: CN110912650B
• 公開（公告）日: 2022-03-04
• 發明（設計）人: 馬建平;楊大龍;馬鑫冰;霍飛向;秋勇濤
• 申請（專利權）人: 中國工程物理研究院電子工程研究所
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 成都天嘉專利事務所(普通合伙) 51211
• 代理人: 王朋飛

1.一種數字基帶調制架構，包括信道編碼模塊、調制編幀模塊和速率變換模塊；其特征在于：所述速率變換模塊內設置有兩個子緩存區，子緩存區buf1用于將輸入的N個串行數據進行時域對齊；子緩存區buf2用于對N個對齊的數據進行存儲；速率變換模塊中的累加器對速率變換因子做累加器操作，累加器當前值為sum,速率變換模塊把sum當前值的整數部分作為地址讀取子緩存區buf2中的兩個數D_fir、D_sec，再根據sum當前值的小數部分對D_fir、D_sec做內插；通過改變速率變換因子r，可以實現1sps傳輸速率逐比特可變；通過設定速率變換因子，速率變換模塊向調制編幀模塊請求數據，調制編幀模塊向信道編碼模塊請求數據，信道編碼模塊發送數據給調制編碼模塊，當調制編碼模塊中數據量大于設定閾值時，開始發送數據給速率轉換模塊；

所述速率變換模塊向調制編幀模塊請求數據，具體是指，速率變換模塊實時判斷子緩存區buf1數據量是否大于設定閾值，若是，則不發送數據請求信號，速率變換模塊輸出恒定數據速率的數據；若不是，則發送數據請求信號到調制編幀模塊；

所述調制編幀模塊向信道編碼模塊請求數據，具體是指，當調制編幀模塊響應數據請求信號時，首先判斷其內部緩存區的剩余數據量是否大于設定閾值，若是，則不發送數據請求信號到信道編碼模塊，并開始按照相應的幀格式發送數據塊；若不是，則發送數據請求信號到信道編碼模塊。

2.如權利要求1所述的一種數字基帶調制架構，其特征在于：速率變換模塊產生數據傳輸延時主要由子緩存區buf1產生，當子緩存區buf1深度越大，則延時越大，速率變換模塊接收調制編幀模塊的分塊數據，以恒定的速率輸出數據。

3.如權利要求1所述的一種數字基帶調制架構的延時緩沖控制方法，其特征在于：

信道編碼時鐘域為clk_chan-enc，調制編幀模塊時鐘域為clk_frame，速率變換模塊時鐘域clk_rate，信道編碼緩存區深度為D_chan-enc，調制編幀緩存區深度為D_frame，速率變換模塊緩存區深度為D_rate，信道編碼數據輸出平均速率為R_chan-enc，調制編幀模塊數據輸出平均速率為R_frame，速率變換模塊數據輸出速率R_rate，則調制架構的基礎延時可近似表示為：

T_delay≈D_chan-enc/R_chan-enc+D_frame/R_frame+D_rate/R_rate

通過調整緩存區深度D_chan-enc、D_frame、D_rate控制數字調制的延時。