[發明專利]一種分數階指數型憶阻器電路模型

有效

• 申請號: 201911292822.0
• 申請日: 2019-12-12
• 公開（公告）號: CN111125980B
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 王維陽;王光義;應佳捷;董玉姣
• 申請（專利權）人: 杭州電子科技大學
• 主分類號: G06F30/36
• 分類號: G06F30/36
• 代理公司: 浙江千克知識產權代理有限公司 33246
• 代理人: 周希良

本發明公開了一種分數階指數型憶阻器的等效模擬電路，包括集成運算放大器U1、集成運算放大器U2、乘法器U3和乘法器U4，電壓u經過集成運算放大器U1構成狀態變量產生電路，集成運算放大器U1用于實現積分運算、加法運算和反相比例運算，得到的信號經過乘法器U3得到狀態變量的平方量，經過集成運算放大器U2得到憶導中的指數部分，乘法器U4用于實現將憶導值的部分與電壓相乘，最后再經過集成運算放大器U2將信號相加、反相后輸出，得到最終的憶阻器電流量。本發明提出了一種實現分數階憶阻器特性的模擬電路，用以模擬憶阻器的電壓電流特性，替代實際分數階憶阻器進行實驗和應用及研究。

技術領域

本發明屬于電路設計技術領域，涉及一種分數階指數形式的憶阻器模型，具體涉及一種符合分數階指數型憶阻器電壓-電流緊致滯回關系的電路模型。

背景技術

憶阻器是具有記憶特性的非線性電阻，最早由蔡少棠教授在1971年依據電路變量關系的完備性而提出。因其獨特的記憶特性，可應用于非易失性存儲器和人工神經網絡中，引起了學術界的廣泛關注。最近的研究發現，HP?TiO₂線性憶阻器摻雜厚度取不到零或器件整體厚度，從記憶角度來說，HP?TiO₂線性憶阻器的記憶效應應介于無記憶與理想記憶(或完全記憶)之間，而對此進行數學描述最有效的工具是分數階導數，因此，設計一種分數階憶阻器的等效電路仍具有較大的意義與價值。

目前，雖已報道了一些分數階憶阻器的數學模型，但電路模型及仿真器仍然較少。因而，設計一種新型的分數階指數型憶阻器具有十分重要的意義。

發明內容

針對現有技術存在的上述不足，本發明提出了一種分數階指數形式的等效電路模型，用以模擬憶阻器的電壓-電流特性，替代實際分數階憶阻器進行電路設計和應用。

本發明解決技術問題的技術方案如下：

實現分數階憶阻器的模擬電路，包括集成運算放大器U1、集成運算放大器U2和乘法器U3、乘法器U4，集成運算放大器U1用于實現積分運算、加法運算和反相運算，產生狀態變量，乘法器U3用于實現產生狀態變量的平方量，乘法器U4用于實現將憶導值的部分與電壓相乘，集成運算放大電路U2用于實現指數運算、加法運算和反相運算，得到最后的憶阻器電流量。

優選的，所述的一種分數階指數型憶阻器等效電路，包括集成運算放大器U1，集成運算放大器U2，乘法器U3，乘法器U4。

所述的集成運算放大器U1和集成運算放大器U2采用LM324；乘法器U3和乘法器U4采用AD633。

所述的集成運算放大器U1的第1引腳與電阻R4的一端、電容C3的一端、乘法器U3的第1引腳、第3引腳連接，第2引腳與電容C1的一端、電阻R2的一端、電阻R1的一端連接，電阻R1的另一端作為電壓輸入端，第3引腳、第10引腳、第12引腳接地，第4引腳接電源VCC，第8引腳與二極管D1的一端、電阻R8的一端連接，第9引腳與電阻R8的另一端、電阻R7的一段連接，第11引腳接電源VEE。