[發明專利]垂直半導體裝置及其制造方法

在審

• 申請號: 201911291878.4
• 申請日: 2019-12-16
• 公開（公告）號: CN111696988A
• 公開（公告）日: 2020-09-22
• 發明（設計）人: 金恩鎬;丁垠朱;柳宗鉉;尹基準;李圣勛
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L27/11556;H01L27/11582
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

垂直半導體裝置及其制造方法。一種制造半導體裝置的方法包括以下步驟：通過在基板上方交替地層疊介電層和犧牲層來形成包括下多層層疊物和上多層層疊物的交替層疊物；形成將上多層層疊物劃分為虛設層疊物的垂直溝槽；形成從垂直溝槽向下延伸以將下多層層疊物劃分為焊盤層疊物和虛設焊盤層疊物的不對稱階梯溝槽，其中，形成不對稱階梯溝槽的步驟包括：形成限定在焊盤層疊物的邊緣處的第一階梯側壁；以及形成限定在虛設焊盤層疊物的邊緣處并占據比第一階梯側壁小的面積的第二階梯側壁。

技術領域

本公開的示例性實施方式涉及半導體裝置以及制造該半導體裝置的方法，更具體地，涉及一種包括多層結構的垂直半導體裝置以及制造該垂直半導體裝置的方法。

背景技術

半導體裝置包括能夠存儲數據的存儲器裝置。存儲器裝置可包括存儲器串。各個存儲器串包括彼此串聯聯接的存儲器單元。

為了改進存儲器串的集成度，已提出了三維存儲器裝置。三維存儲器裝置的存儲器單元三維地布置在基板上方。三維存儲器裝置包括多層結構。多層結構聯接到存儲器單元，并且包括布置在不同高度的導電圖案。導電圖案聯接到接觸插塞以便獨立地向布置在不同高度的導電圖案施加電信號。為此，正在開發各種技術。

發明內容

本公開的實施方式涉及一種具有焊盤區域的垂直半導體裝置以及制造該垂直半導體裝置的方法，在該焊盤區域中，接觸插塞可聯接到多層結構。

根據本公開的實施方式，一種制造垂直半導體裝置的方法包括以下步驟：通過在基板上方交替地層疊介電層和犧牲層來形成包括下多層層疊物和上多層層疊物的交替層疊物；形成將上多層層疊物劃分成虛設層疊物的垂直溝槽；形成從垂直溝槽向下延伸以將下多層層疊物劃分成焊盤層疊物和虛設焊盤層疊物的不對稱階梯溝槽，其中，形成不對稱階梯溝槽的步驟包括：形成限定在焊盤層疊物的邊緣處的第一階梯側壁；以及形成限定在虛設焊盤層疊物的邊緣處并占據比第一階梯側壁小的面積的第二階梯側壁。

根據本公開的另一實施方式，一種制造半導體裝置的方法包括以下步驟：制備包括單元區域以及從單元區域水平布置的多個焊盤區域的基板；在基板上方形成介電層和犧牲層的交替層疊物；通過蝕刻交替層疊物的上層疊物來在各個焊盤區域中形成具有相同深度的對稱階梯溝槽；將對稱階梯溝槽構圖為初始不對稱階梯溝槽；以及通過蝕刻初始不對稱階梯溝槽和交替層疊物的下層疊物來形成形狀與初始不對稱階梯溝槽的形狀相同的不對稱階梯溝槽。

根據本公開的另一實施方式，一種垂直半導體裝置包括：基板；柵極焊盤層疊物和虛設柵極焊盤層疊物，其形成在基板上方并且通過不對稱階梯溝槽劃分；第一虛設層疊物，其形成在柵極焊盤層疊物上方；以及第二虛設層疊物，其形成在虛設柵極焊盤層疊物上方，其中，第一虛設層疊物和第二虛設層疊物通過垂直溝槽劃分。

附圖說明

圖1A是示出根據本公開的實施方式的垂直半導體裝置的平面圖。

圖1B是沿著圖1A所示的線A-A’截取的橫截面圖。

圖1C是沿著圖1A所示的線B-B’截取的橫截面圖。

圖1D是第六區域A6的放大細節圖。

圖1E是延伸到第六區域A6的單元區域CR的放大細節圖。

圖2A至圖2G是示出根據本公開的實施方式的制造垂直半導體裝置的方法的橫截面圖。

圖3A至圖3F是示出形成圖2B所示的對稱階梯溝槽160S的方法的橫截面圖。

圖4A至圖4G是示出形成圖2C所示的不對稱階梯溝槽160A的方法的橫截面圖。

圖5A至圖5D是示出形成圖2D所示的不對稱階梯溝槽160E的方法的橫截面圖。