[發明專利]一種硬邏輯延時觸發器

在審

• 申請號: 201911280127.2
• 申請日: 2019-12-12
• 公開（公告）號: CN110971220A
• 公開（公告）日: 2020-04-07
• 發明（設計）人: 陳澎祥;李森;肖萌璐;王健;周鑫
• 申請（專利權）人: 天地偉業技術有限公司
• 主分類號: H03K17/28
• 分類號: H03K17/28
• 代理公司: 天津企興智財知識產權代理有限公司 12226
• 代理人: 陳雅潔

本發明提供了一種硬邏輯延時觸發器，包括電源控制模塊、延時控制模塊、邏輯控制模塊；所述邏輯控制模塊包括反饋模塊，所述反饋模塊入口連接邏輯控制模塊，所述反饋模塊出口連接電源控制模塊；電源控制模塊：用于給整個模塊供電，平時處于休眠狀態；延時控制模塊：用于控制延時，并且延時可調，具體時間根據現場需求而定；邏輯控制模塊：用比較器做邏輯比較功能，待延時模塊電壓上升到參考值，電平變化；反饋模塊：用于控制電源模塊，在邏輯沒有實現之前保持電源供電。本發明所述的電源控制模塊、延時控制模塊、邏輯控制模塊、反饋模塊實現了硬邏輯延時控制電路，不需要單片機控制，性能穩定，沒有跑飛風險。

技術領域

本發明屬于延時觸發器技術領域，尤其是涉及一種硬邏輯延時觸發器。

背景技術

硬件延時觸發器，目前大多數產品采用單片機或者ARM用作邏輯控制。但這種邏輯芯片存在一個缺陷，就是在受到靜電或者其他干擾情況下，程序可能會跑飛，導致邏輯控制失效。在一些敏感場合，比如消防門禁控制，這種穩定性尤為重要。本發明實現一種硬邏輯的延時控制電路，不需要單片機控制，性能穩定，沒有跑飛風險。

發明內容

有鑒于此，本發明旨在提出一種硬邏輯延時觸發器，以解決邏輯芯片在受到靜電或者其他干擾情況下程序會跑飛，導致邏輯控制失效的問題。

為達到上述目的，本發明的技術方案是這樣實現的：

一種硬邏輯延時觸發器，包括電源控制模塊、延時控制模塊、邏輯控制模塊；

所述電源控制模塊的出口連接延時控制模塊入口，所述延時控制模塊出口連接邏輯控制模塊入口；

所述邏輯控制模塊包括反饋模塊，所述反饋模塊一端連接邏輯控制模塊，所述反饋模塊另一端連接電源控制模塊；

電源控制模塊：用于給整個模塊供電，平時處于休眠狀態；

延時控制模塊：用于控制延時，并且延時可調，具體時間根據現場需求而定；

邏輯控制模塊：用比較器做邏輯比較功能，待延時模塊電壓上升到參考值，電平變化；

反饋模塊：用于控制電源模塊，在邏輯沒有實現之前保持電源供電。

進一步的，所述電源控制模塊包括電容器C3、電阻R7、電阻R8、電容器C4、MOS芯片Q2、電容器C1、電容器C2、電阻R1，所訴電容器C3一端連接電阻R7一端，所述電容器C3另一端連接接地線，所述電阻R7另一端連接電容器C4一端，所述電阻R8一端連接電容器C4另一端，所述電阻R8一端與電容器C4的一端連接MOS芯片Q2的G口，所述電阻R7的另一端與電容器C4一端連接MOS芯片S口，所述MOS芯片的D口、D1口、D2口、D3口并聯與電容器C1、電容器C2、電阻R1的一端連接，所述電容器C1、電容器C2、電阻R1的另一端串聯與接地線連接。

進一步的，所述延時模塊包括二極管D2、電阻R2、電容CE5、電阻R5、電阻R6，所述二極管D2陰極連接電容器C1、電容器C2、電阻R1的一端，所述二極管D2陽極連接電阻R2的一端，所述電阻R2另一端連接二極管D2陰極，所述電容CE5一端連接電阻R2的一端與二極管D2陽極，所述電容CE5的另一端連接接地線，所述電阻R6一端連接電阻R2的另一端，所述電阻R6的另一端連接電阻R5的一端，所述電容R5的另一端連接接地線。

進一步的，所述邏輯控制模塊包括電阻R3、電阻R4、比較器，所述電阻R3的一端連接電阻R5一端與電阻R6另一端之間連接的線路上，所述電阻R3的另一端連接比較器的1口，所述電阻R4的一端連接電容CE5一端與電阻R2一端連接之間的線路上，所述電阻R4的另一端連接比較器的2口，所述比較器的3口連接電阻R6另一端與電阻R5另一端之間的電路上。