[發(fā)明專利]一種基于SPI總線的數(shù)據(jù)編碼調(diào)制方法與系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201911273175.9
• 申請日: 2019-12-12
• 公開（公告）號: CN111009111B
• 公開（公告）日: 2021-08-27
• 發(fā)明（設(shè)計）人: 李琳;杜軍紅;湯肖迅
• 申請（專利權(quán)）人: 上海龍旗科技股份有限公司
• 主分類號: G08C23/04
• 分類號: G08C23/04
• 代理公司: 上海百一領(lǐng)御專利代理事務所(普通合伙) 31243
• 代理人: 王奎宇;甘章乖

1.一種基于SPI總線的數(shù)據(jù)編碼調(diào)制方法，其特征在于，所述方法包括：

基于目標載波頻率和SPI總線的設(shè)置頻率，確定一組連續(xù)發(fā)送的比特的比特數(shù)目，其中，所述一組連續(xù)發(fā)送的比特包括連續(xù)發(fā)送若干個值為1的比特之后再連續(xù)發(fā)送若干個值為0的比特，所述值為0的比特的連續(xù)發(fā)送數(shù)目和所述值為1的比特的連續(xù)發(fā)送數(shù)目的對應關(guān)系由預置的載波占空比確定；

將對應所述比特數(shù)目的一組連續(xù)發(fā)送的值為1和0的比特確定為載波，其中，通過調(diào)整SPI總線的設(shè)置頻率以調(diào)整所述載波；

基于所述載波和需要發(fā)送的目標數(shù)據(jù)確定載波發(fā)送組數(shù)，以通過發(fā)送對應組數(shù)的載波完成所述目標數(shù)據(jù)的編碼調(diào)制。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述值為0的比特的連續(xù)發(fā)送數(shù)目和所述值為1的比特的連續(xù)發(fā)送數(shù)目的對應關(guān)系由預置的載波占空比確定。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，若所述一組連續(xù)發(fā)送的比特的比特數(shù)目為N，其中連續(xù)發(fā)送的值為0的比特的比特數(shù)目為M，所述預置的載波占空比為R，則：

R＝(N-M)/N，

其中，載波占空比R表示為一組連續(xù)發(fā)送的比特中，值為1的比特數(shù)目與該組連續(xù)發(fā)送的比特的比特數(shù)目的比值。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，若所述目標數(shù)據(jù)為A，所述目標載波頻率為F1赫茲，所述SPI總線的設(shè)置頻率為F2赫茲，所述需要發(fā)送的載波的組數(shù)為K，則：

N＝F2/F1，

K＝A x F2，

其中，所述目標數(shù)據(jù)A是由具有預置時間寬度的數(shù)據(jù)碼組成。

5.根據(jù)權(quán)利要求1至4項任一項所述的方法，其特征在于，通過在預設(shè)范圍內(nèi)調(diào)整所述一組連續(xù)發(fā)送的比特的比特數(shù)目實現(xiàn)對所述目標載波頻率的對應調(diào)整。

6.一種基于SPI總線的數(shù)據(jù)編碼調(diào)制系統(tǒng)，其特征在于，所述系統(tǒng)包括：

載波確定模塊，用于

基于目標載波頻率和SPI總線的設(shè)置頻率，確定一組連續(xù)發(fā)送的比特的比特數(shù)目，其中，所述一組連續(xù)發(fā)送的比特包括連續(xù)發(fā)送若干個值為1的比特之后再連續(xù)發(fā)送若干個值為0的比特，所述值為0的比特的連續(xù)發(fā)送數(shù)目和所述值為1的比特的連續(xù)發(fā)送數(shù)目的對應關(guān)系由預置的載波占空比確定，將對應所述比特數(shù)目的一組連續(xù)發(fā)送的值為1和0的比特確定為載波，其中，通過調(diào)整SPI總線的設(shè)置頻率以調(diào)整所述載波；

數(shù)據(jù)編碼調(diào)制模塊，用于基于載波和需要發(fā)送的目標數(shù)據(jù)確定載波發(fā)送組數(shù)，以通過發(fā)送所述組數(shù)的載波完成所述目標數(shù)據(jù)的編碼調(diào)制。

7.一種計算機可讀介質(zhì)，其中，

其上存儲有計算機可讀指令，所述計算機可讀指令被處理器執(zhí)行以實現(xiàn)如權(quán)利要求1至5中任一項所述的方法。

8.一種基于SPI總線的數(shù)據(jù)編碼調(diào)制設(shè)備，其中，該設(shè)備包括：

一個或多個處理器；以及

存儲有計算機可讀指令的存儲器，所述計算機可讀指令在被執(zhí)行時使所述處理器執(zhí)行如權(quán)利要求1至5中任一項所述方法的操作。