[發明專利]通過平衡格雷編碼的多階段編程的系統和方法

有效

• 申請號: 201911272824.3
• 申請日: 2019-12-12
• 公開（公告）號: CN111667868B
• 公開（公告）日: 2023-09-19
• 發明（設計）人: S·A·戈洛貝茨;X·張;J·菲茲帕特里克
• 申請（專利權）人: 西部數據技術公司
• 主分類號: G11C16/10
• 分類號: G11C16/10
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 魏利娜

本發明題為“通過平衡格雷編碼的多階段編程”。公開了用于提供通過平衡格雷編碼的多階段編程的系統和方法。一種方法包括在第一階段中以第一級單元模式將數據的第一部分編程到閃存存儲器的存儲器單元中。該方法還包括在高速緩存中保留數據的至少一個子集。該方法還包括至少從高速緩存重新生成數據，其中重新生成的數據包括數據的第二部分。該方法還包括在第二階段中基于從第一級單元模式到第二級單元模式的映射以第二級單元模式對重新生成的數據進行編程。該映射將第一級單元模式中的每個狀態分布映射到第二級單元模式中的至少兩個非相鄰狀態分布，并且該第一級單元模式中的每個狀態分布的寬度可以變窄。

背景技術

對高容量存儲設備的不斷增長的需求已經催生了使用多級與非(NAND)閃存存儲器單元，其包括多級單元(MLC，每個單元2位)、三級單元(TLC，每個單元3位)、四級單元(QLC，每個單元4位)和更高容量。隨著存儲器單元中存儲的位數增加，可靠數據編程所需的精確級別也隨之變得更嚴格。用于對多級單元進行精確編程的現有方法可能需要附加的硬件資源，這增加存儲設備的復雜性和成本并且同時減小用于其他生產用途的可用空間。因此，需要一種對多級單元進行編程的更高效方法。

背景技術部分中提供的描述不應僅因為它在背景技術部分中被提及或與背景技術部分相關聯而被認為是現有技術。背景技術部分可包括描述主題技術的一個或多個方面的信息，并且該部分中的描述不限制本發明。

附圖說明

將參考附圖進行詳細描述：

圖1A示出了用于以模糊-精細模式對QLC存儲器單元進行編程的示例性系統。

圖1B示出了在模糊階段和精細階段中進行編程之后的QLC存儲器單元的示例性程序分布。

圖1C示出了用于以模糊-精細模式對QLC存儲器單元進行編程的示例性平衡格雷編碼。

圖1D和圖1E示出了在使用圖1F的不平衡2級格雷嵌套的以MLC模式的第一編程階段以及以QLC模式的第二編程階段之后的程序分布的示例。

圖1F示出了用于多階段編程的示例性不平衡2級格雷嵌套。

圖2A示出了用于QLC存儲器單元的多階段編程的示例性系統。

圖2B示出了用于模糊-精細模式編程或多階段編程的示例性交錯字線編程進行過程。

圖3A和圖3B示出了在使用圖3C的2級格雷嵌套的以MLC模式的第一編程階段以及以QLC模式的第二編程階段之后的程序分布的示例。

圖3C示出了用于多階段編程的示例性2級格雷嵌套。

圖4是示出用于使用平衡格雷編碼的多階段編程的示例性過程的流程圖。

圖5是示出示例性數據存儲系統的部件的框圖。

具體實施方式

下面闡述的詳細描述旨在作為本主題技術的各種配置的描述，而不旨在表示可實踐本主題技術的唯一配置。附圖結合到本文中并構成詳細描述的一部分。詳細描述包括具體細節，其目的是提供對本主題技術的透徹理解。然而，可以在沒有這些具體細節的情況下實踐本主題技術。在一些情況下，結構和部件以框圖的形式示出，以便避免模糊本主題技術的概念。為了便于理解，相同的元件標有相同的元件符號。

本描述整體涉及數據存儲系統和方法，并且更具體地講，涉及例如但不限于提供使用平衡格雷碼的多階段編程。由于硬件限制和物理限制以及其他因素，因此存儲器單元通常被編程為有限電壓范圍，諸如約6.2V。對于每個單元具有許多位的多級單元，對應的許多分布需要被編程。例如，當包括擦除狀態時，QLC存儲器單元被編程為對應于2⁴個可能狀態的16個分布以用于在有限電壓范圍(諸如6.2V)內存儲4位數據。在單輪編程中精確地對這些分布進行編程可能不是可行的。