[發明專利]半導體元件及其制造方法

在審

• 申請號: 201911264110.8
• 申請日: 2019-12-11
• 公開（公告）號: CN112951986A
• 公開（公告）日: 2021-06-11
• 發明（設計）人: 劉奇青;陳侑廷;白昌宗;藍順醴;李彥德;倪志榮
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 張曉霞;臧建明

本發明提供一種半導體元件的制造方法及半導體元件，其中半導體元件的制造方法包括以下步驟。形成多個第一介層窗于存儲單元區與周邊區中的第一介電層中。對所述多個第一介層窗進行表面處理，以形成多個犧牲層。移除所述多個犧牲層，以形成多個凹槽。在所述多個凹槽中形成多個保護層。在所述存儲單元區的所述第一介電層上形成存儲元件。在所述存儲元件上以及所述第一介電層上形成第二介電層。形成多個第二介層窗于所述存儲單元區與所述周邊區中的所述第二介電層中，以分別電性連接在所述存儲單元區中的所述存儲元件以及在所述周邊區中的所述第一介層窗。

技術領域

本發明涉及一種集成電路及其制造方法，尤其涉及一種半導體元件及其制造方法。

背景技術

隨著科技的進步，各類電子產品皆朝向高速、高效能、且輕薄短小的趨勢發展。如何能有效地利用晶片面積，提升良率是目前非常重要的課題。

近年來電阻式存儲器(諸如電阻式隨機存取存儲器(RRAM))的發展極為快速，是目前最受矚目的未來存儲器的結構。由于電阻式存儲器具備低功耗、高速運作、高密度以及相容于互補式金屬氧化物半導體(CMOS)工藝技術的潛在優勢，因此非常適合作為下一世代的非揮發性存儲器元件。

然而，在形成存儲元件的刻蝕過程中，位于周邊區的介層窗(via)會遭受過度刻蝕，而導致介層窗之中的縫隙裸露出來造成后續化學機械拋光工藝的研漿殘留在此縫隙中，造成接觸電阻過高等問題，或甚至造成后續形成的介層窗無法與其接觸。

發明內容

本發明實施例提供一種半導體元件及其制造方法，可以避免介層窗之間接觸電阻過高或無法正常接觸等問題。

本發明實施例提出一種半導體元件的制造方法，包括以下步驟。形成多個第一介層窗于存儲單元區與周邊區中的第一介電層中。對所述多個第一介層窗進行表面處理，以形成多個犧牲層。移除所述多個犧牲層，以形成多個凹槽。在所述多個凹槽中形成多個保護層。在所述存儲單元區的所述第一介電層上形成存儲元件。在所述存儲元件上以及所述第一介電層上形成第二介電層。形成多個第二介層窗于所述存儲單元區與所述周邊區中的所述第二介電層中，以分別電性連接在所述存儲單元區中的所述存儲元件以及在所述周邊區中的所述第一介層窗。

依照本發明實施例所述，其中形成所述存儲元件包括：在所述第一介電層與所述保護層上形成第一電極層、可變電阻層、第二電極層與頂蓋層；以及圖案化所述頂蓋層、所述第二電極層、所述可變電阻層與所述第一電極層，以形成與所述保護層接觸的所述存儲元件。

依照本發明實施例所述，其中形成所述存儲元件包括：

以所述保護層作為第一電極層；在所述保護層上形成可變電阻層、第二電極層與頂蓋層；以及圖案化所述第二電極層、所述可變電阻層與所述第一電極層，以形成與所述第一介層窗接觸的所述存儲元件。

依照本發明實施例所述，上述的半導體元件的制造方法，還包括在形成所述第二介層窗之前移除在所述周邊區中的所述保護層，其中在所述周邊區中的所述第二介層窗與所述第一介層窗物理性接觸。

依照本發明實施例所述，其中在所述周邊區中的所述第二介層窗與所述第一介層窗經由所述保護層電性連接。

本發明實施例提出一種半導體元件，包括多個第一介層窗，分別在存儲單元區與周邊區中的第一介電層中；多個保護層，嵌于所述多個第一介層窗中；存儲元件，位于所述存儲單元區的所述保護層與所述第一介電層上；第二介電層，位于所述存儲元件上以及所述第一介電層上；以及多個第二介層窗，位于所述存儲單元區與所述周邊區中的所述第二介電層中。位于所述存儲單元區的所述第二介層窗電性連接所述存儲元件，位于所述周邊區中的所述第二介層窗經由所述保護層與所述第一介層窗電性連接。

依照本發明實施例所述，其中所述保護層的材料包括與所述多個第一介層窗不同的導體材料。

依照本發明實施例所述，其中所述保護層作為所述存儲元件的第一電極。