[發明專利]NOR閃存的集成工藝方法

在審

• 申請號: 201911253418.2
• 申請日: 2019-12-09
• 公開（公告）號: CN110931492A
• 公開（公告）日: 2020-03-27
• 發明（設計）人: 梁建芳;田志;王奇偉
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L21/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種NOR閃存的形成方法，其特征在于，包括：

提供一襯底，所述襯底上依次形成有柵氧化層、浮柵層、ONO膜層及控制柵層；

在所述控制柵層上形成第一光刻膠層，定義第一光刻膠圖案，并刻蝕所述控制柵層及所述ONO膜層以得到控制柵結構；

在所述控制柵結構表面形成第二光刻膠層，定義第二光刻膠圖案，并刻蝕所述浮柵層和所述柵氧化層至所述襯底表面以形成第一浮柵結構；

執行自對準源極離子注入以在所述襯底中形成自對準源極注入區；

刻蝕所述第一浮柵結構以形成第二浮柵結構，其中，所述控制柵結構及所述第二浮柵結構構成柵極結構；

執行輕摻雜離子注入以在所述襯底中形成輕摻雜擴散區。

2.如權利要求1所述的NOR閃存的集成工藝方法，其特征在于，在對所述襯底執行自對準源極離子注入之后，刻蝕所述第一浮柵結構以形成第二浮柵結構之前，還包括：

在所述第一浮柵結構表面形成第三光刻膠層，定義第三光刻膠圖案。

3.如權利要求2所述的NOR閃存的集成工藝方法，其特征在于，在對所述襯底執行自對準源極離子注入之后、在所述第一浮柵結構表面形成第三光刻膠層，定義第三光刻膠圖案之前，還包括：

灰化去除形成有第二光刻膠圖案的第二光刻膠層。

4.如權利要求1所述的NOR閃存的集成工藝方法，其特征在于，在形成控制柵結構之后、在所述控制柵結構表面形成第二光刻膠層之前，還包括：

灰化去除形成有第一光刻膠圖案的第一光刻膠層。

5.如權利要求1所述的NOR閃存的集成工藝方法，其特征在于，采用干法刻蝕工藝刻蝕所述控制柵層及所述ONO膜層。

6.如權利要求1所述的NOR閃存的集成工藝方法，其特征在于，采用干法刻蝕工藝刻蝕所述浮柵層。

7.如權利要求1所述的NOR閃存的集成工藝方法，其特征在于，所述柵氧化層的材料為氧化硅。

8.如權利要求1所述的NOR閃存的集成工藝方法，其特征在于，所述浮柵層和所述控制柵層的材料為多晶硅。

9.如權利要求1所述的NOR閃存的集成工藝方法，其特征在于，所述浮柵層的厚度介于所述控制柵層的厚度介于

10.如權利要求1所述的NOR閃存的集成工藝方法，其特征在于，所述自對準源極離子注入工藝的工藝條件包括：摻雜濃度介于1e¹⁸cm^-3～1e²¹cm^-3，注入能量介于10K eV～35K eV，離子注入角度介于0°～7°。

11.如權利要求1所述的NOR閃存的集成工藝方法，其特征在于，所述輕摻雜離子注入工藝的工藝條件包括：摻雜濃度介于1e¹⁸cm^-3～1e²¹cm^-3，注入能量介于10K eV～15K eV，離子注入角度介于0°～7°。