[發明專利]包括穿通電極的半導體器件

在審

• 申請號: 201911251130.1
• 申請日: 2019-12-09
• 公開（公告）號: CN112216680A
• 公開（公告）日: 2021-01-12
• 發明（設計）人: 金昌鉉
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L23/498;H01L23/538;G01R31/26;G01R31/28;G01R31/52;G01R31/54
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 許偉群;郭放

本發明公開一種包括穿通電極的半導體器件。半導體器件包括：第一半導體芯片；以及第二半導體芯片，其層疊在第一半導體芯片上，并且通過第一穿通電極和第二穿通電極而電連接至第一半導體芯片。在第二測試操作期間，第一半導體芯片可以將第一穿通電極電連接至第三測試電阻器。在第二測試操作期間，第一半導體芯片可以檢測第一內部節點的電壓電平，以測試第一穿通電極與第二穿通電極之間的短路故障，第一內部節點的電壓電平由第三測試電阻器以及第一穿通電極和第二穿通電極的電阻值來確定。

相關申請的交叉引用

本申請要求于2019年7月9日提交的申請號為10-2019-0082903的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本公開的實施例涉及半導體器件和穿通電極。

背景技術

近來，已經開發了三維半導體器件以增加其集成密度。每個三維半導體器件可以通過垂直層疊多個半導體芯片以在有限的面積上實現最大的集成密度。

每個三維半導體芯片可以利用穿通硅通孔(TSV)技術來實現，該技術是利用垂直貫穿半導體芯片的硅通孔來將垂直層疊的所有半導體芯片彼此電連接。因此，與使用接合線制造的三維半導體器件相比，使用TSV制造的三維半導體器件可以有效地減小其封裝面積。

另外，半導體器件或包括半導體器件的半導體封裝體可以在該半導體封裝體被提供給用戶或顧客之前進行測試，以驗證其特性和可靠性。因此，已經提出了測試半導體器件或半導體封裝體的各種方法，以減少測試時間并提高測試效率。

發明內容

根據一個實施例，一種半導體器件可以包括：第一半導體芯片；以及第二半導體芯片，其層疊在第一半導體芯片上，并且通過第一穿通電極和第二穿通電極而電連接至第一半導體芯片。在第二測試操作期間，第一半導體芯片可以將第一穿通電極電連接至第三測試電阻器。在第二測試操作期間，第一半導體芯片可以檢測第一內部節點的電壓電平，以測試第一穿通電極與第二穿通電極之間的短路故障，所述第一內部節點的電壓電平由第三測試電阻器以及第一穿通電極和第二穿通電極的電阻值來確定。

根據一個實施例，一種半導體器件可以包括：第一半導體芯片；以及第二半導體芯片，其層疊在第一半導體芯片上。第二半導體芯片可以通過第一穿通電極和第二穿通電極而電連接至第一半導體芯片。在第一測試操作期間，第一半導體芯片可以將第一穿通電極和第二穿通電極電連接至第一測試電阻器和第二測試電阻器。在第一測試操作期間，第一半導體芯片可以檢測第一內部節點和第二內部節點的電壓電平，以測試第一穿通電極和第二穿通電極的開路故障。第一內部節點和第二內部節點的電壓電平可以由第一測試電阻器和第二測試電阻器以及第一穿通電極和第二穿通電極的電阻值確定。

根據另一個實施例，一種半導體器件可以包括：第一半導體芯片；以及第二半導體芯片，其層疊在第一半導體芯片上。第二半導體芯片可以通過第一穿通電極和第二穿通電極而電連接至第一半導體芯片。在第一測試操作期間，第一半導體芯片可以被配置為將第一穿通電極和第二穿通電極電連接至第一測試電阻器和第二測試電阻器，以及被配置為檢測第一內部節點和第二內部節點的電壓電平，以測試第一穿通電極和第二穿通電極的開路故障。在這種情況下，第一內部節點和第二內部節點的電壓電平可以由第一測試電阻器和第二測試電阻器以及第一穿通電極和第二穿通電極的電阻值來確定。在第二測試操作期間，第一半導體芯片可以被配置為將第一穿通電極電連接至第三測試電阻器，以及被配置為檢測第一內部節點的電壓電平，以測試第一穿通電極與第二穿通電極之間的短路故障。在這種情況下，第一內部節點的電壓電平可以由第三測試電阻器以及第一穿通電極和第二穿通電極的電阻值來確定。

附圖說明

圖1是示出根據本公開的實施例的半導體器件的配置的框圖。

圖2是示出圖1的半導體器件中所包括的第一測試控制電路的配置的框圖。