[發明專利]以太網接口芯片的驗證系統和驗證方法

有效

• 申請號: 201911242145.1
• 申請日: 2019-12-06
• 公開（公告）號: CN110995625B
• 公開（公告）日: 2021-09-07
• 發明（設計）人: 李遠晗;王東;袁春建;張明達
• 申請（專利權）人: 蘇州盛科通信股份有限公司
• 主分類號: H04L12/933
• 分類號: H04L12/933;H04L12/939
• 代理公司: 蘇州威世朋知識產權代理事務所(普通合伙) 32235
• 代理人: 沈曉敏

1.一種以太網接口芯片的驗證系統，其特征在于，所述系統包括RS層、PCS層、PMA層和連接所述RS層和PMA層的流控單元，其中：

所述PMA層設置有PMA時鐘和緩沖器，所述緩沖器用于存儲從所述PCS層傳送過來的數據，所述PMA時鐘用于控制所述PMA層將所述緩沖器中的數據發送給待測試的以太網接口芯片；

所述流控單元通過判斷所述緩沖器中數據量是否充足，控制RS層數據的發送，其中，當判定所述緩沖器中的數據量不足時，向所述RS層發送請求；

所述RS層還用于當接收到所述流控單元的請求后，所述RS層在所述流控單元的控制下向所述PCS層發送數據，其中，所述數據為所述RS層從外部接收的數據；

所述PCS層將所述RS層發送的數據發送給所述PMA層。

2.根據權利要求1所述以太網接口芯片的驗證系統，其特征在于，所述流控單元還用于：

根據所述系統的對外傳輸速率、所述PMA時鐘的選取和從所述流控單元向RS層發送請求到所述PMA層接收到數據的時間間隔，設定所述緩沖器的數據量閾值；

當檢測到所述緩沖器的數據量小于數據量閾值時，判定PMA層的緩沖器中的數據量不足。

3.根據權利要求1所述以太網接口芯片的驗證系統，其特征在于：

所述PCS層包括多條pcs lane，每條pcs lane都設置有FIFO，所述pcs lane中的數據拆分成單比特送入對應的FIFO，所述FIFO將單比特數據送入所述PMA層。

4.一種以太網接口芯片的驗證方法，其特征在于，所述方法使用權利要求1-3任一所述的驗證系統對以太網接口芯片進行驗證，所述方法包括：

流控單元判定PMA層的緩沖器中的數據量不足，向RS層發送請求；

所述RS層在接收到所述流控單元的請求后，將從外部接收到的數據發送給PCS層；

所述PCS層將接收到的數據發送給PMA層；

所述PMA層將接收到的數據存儲在緩沖器中，并在PMA時鐘的控制下，將所述緩沖器中的數據發送給待測試的以太網接口芯片。

5.根據權利要求4所述以太網接口芯片的驗證方法，其特征在于，所述“流控單元判定PMA層的緩沖器中的數據量不足”具體包括：

根據所述系統的對外傳輸速率、所述PMA時鐘的選取和從所述流控單元向RS層發送請求到所述PMA層接收到數據的時間間隔，設定所述緩沖器的數據量閾值；

當檢測到所述緩沖器的數據量小于數據量閾值時，判定PMA層的緩沖器中的數據量不足。

6.根據權利要求4所述以太網接口芯片的驗證方法，其特征在于：

所述PCS層包括多條pcs lane，每條pcs lane都設置有FIFO，所述pcs lane中的數據拆分成單比特送入對應的FIFO，所述FIFO將單比特數據送入所述PMA層，所述PMA層將數據通過serdes傳送給待測試的以太網接口芯片。

7.根據權利要求6所述以太網接口芯片的驗證方法，其特征在于，所述方法還包括：

將所述pcs lane中的數據送入對應的FIFO之前，先在不同的FIFO中送入不同數量比特的隨機數據，用于制造pcs lane之間傳輸的數據的錯位。

8.根據權利要求6所述以太網接口芯片的驗證方法，其特征在于，所述方法還包括：

根據pcs lane的數量，產生對應數量的互不相同的隨機數，隨機分配給各個pcs lane；

將所有的pcs lane根據分配的隨機數的大小進行排序，用于制造pcs lane的亂序。

9.根據權利要求6所述以太網接口芯片的驗證方法，其特征在于，所述方法還包括：

PMA層獲取與其連接的serdes的位寬；

根據所述位寬，所述PMA層將緩沖器中的數據拼接成與所述serdes的位寬相同的數據塊，發送給所述serdes。