[發明專利]多級耦合柵隧穿場效應晶體管及制作方法

有效

• 申請號: 201911217900.0
• 申請日: 2019-12-03
• 公開（公告）號: CN111063735B
• 公開（公告）日: 2021-07-06
• 發明（設計）人: 毛維;何元浩;高北鸞;彭紫玲;杜鳴;馬佩軍;張進成;郝躍
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/08;H01L29/10;H01L21/331
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 王品華

多級耦合柵隧穿場效應晶體管及制作方法。本發明公開了一種多級耦合柵隧穿場效應晶體管，主要解決現有隧穿場效應晶體管存在的雙極關態漏電的問題，其底部為襯底(1)，襯底(1)的上部自左向右依次設有源區(3)、體區(2)、漏區(4)，漏區(4)的右上部設有漏極(5)，源區(3)的左上部設有源極(6)，體區(2)的上方設有柵介質層(7)，柵介質層(7)的上方設有間隔分布的多級耦合柵(8)，源區(3)、漏區(4)、漏極(5)、源極(6)、柵介質層(7)、多級耦合柵(8)的外圍設有鈍化層(9)，本發明減小了器件雙極關態漏電問題，提升器件開關速度，降低器件功耗，提升了器件的可靠性，可用于低功耗電子系統。

技術領域

本發明屬于微電子技術領域，特別涉及一種隧穿場效應晶體管，可用于低功耗電路系統。

技術背景

半導體技術的快速發展，推動集成電路芯片的集成度以每2～3年翻一番的速度不斷提升，帶來了芯片性能的巨大飛躍。然而，隨著器件尺寸進一步減小，傳統MOSFET器件靜態功耗和開關功耗問題日益顯著，已不能充分滿足未來低功耗應用和節能環保的要求。作為一種有望替代傳統MOSFET器件的新型低功耗半導體器件，隧穿場效應晶體管TFETs基于量子帶-帶隧穿機制，可實現更為陡峭的亞閾值斜率，且具有開關速度快、抑制短溝道效應效果好的優點，有助于實現高性能、超低功耗集成電路芯片。這對實現節能減排、環境保護、可持續發展具有重要的現實意義。參見RF Performance and Avalanche BreakdownAnalysis of InN Tunnel FETs,IEEE TRANSACTIONS ON ELECTRON DEVICES,Vol.61,No.10,pp.3405-3410,2014。

圖1為現有一種傳統隧穿場效應晶體管，其包括：襯底、體區、源區、漏區、柵介質層，在柵介質層上部淀積有柵極、在漏區右上部淀積有漏極、在源區左上部淀積有源極，在源區、漏區、柵極、漏極、源極的外圍淀積有鈍化層，其中：體區位于襯底上部，采用InN或InGaN或Si或Ge或SiGe或其它半導體材料，通過本征摻雜或者N型摻雜形成，摻雜濃度為5×10⁹～1×10¹⁷cm^-3；源區位于體區左側，通過P型摻雜形成，摻雜濃度為1×10¹⁸～1×10²⁰cm^-3；漏區位于體區右側，通過N型摻雜形成，摻雜濃度為1×10¹⁷～1×10²⁰cm^-3；柵介質層位于體區上部，其寬度與體區寬度相同，可由SiO₂或SiN或Al₂O₃或HfO₂或TiO₂或其它絕緣介質材料構成，其厚度為1～20nm；柵極的寬度與柵介質層相同；鈍化層可以為SiO₂或SiN或Al₂O₃或Sc₂O₃或HfO₂或TiO₂絕緣介質材料構成。這種器件在結構上存在固有缺陷，即器件在負壓工作時柵極靠近漏極一側邊緣存在較強的電場峰值，會導致嚴重的雙極關態漏電問題，最終導致器件性能退化，可靠性下降，功耗增加。

發明內容

本發明的目的在于針對上述已有技術的不足，提供一種多級耦合柵隧穿場效應晶體管及制作方法，以有效抑制器件雙極關態漏電，提升器件開關速度，降低器件功耗，顯著提高器件的可靠性。

為實現上述目的，本發明的技術方案是這樣實現的：

一、器件結構

一種多級耦合柵隧穿場效應晶體管，包括：襯底1、體區2、源區3、漏區4、漏極5、源極6、柵介質層7、鈍化層9；體區2位于柵介質層7下方；源區3位于體區2左側，漏區4位于體區2右側；源極6位于源區3左上部；漏極5位于漏區4右上部；襯底1位于體區2、源區3、漏區4的下方，其特征在于：