[發明專利]縮短線寬的半導體器件及半導體制造方法

在審

• 申請號: 201911207020.5
• 申請日: 2019-11-29
• 公開（公告）號: CN112885898A
• 公開（公告）日: 2021-06-01
• 發明（設計）人: 何偉志;吳俊鵬
• 申請（專利權）人: 吳俊鵬;陳紀宇
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/027;H01L21/28
• 代理公司: 上海申新律師事務所 31272
• 代理人: 董科

1.一種縮短線寬的半導體器件，其特征在于，包括：

晶圓；

保護層，設置于所述晶圓上，所述保護層設有多個孔洞以以暴露出所述晶圓的部分表面；以及

柵極，設置于多個所述孔洞內并突出于所述保護層的表面；

其中，所述孔洞的孔徑為小于或等于100奈米。

2.一種縮短線寬的半導體制造方法，其特征在于，包括：

提供晶圓；

在所述晶圓上形成光刻膠；

移除部分所述光刻膠，以縮短所述光刻膠的線寬；

形成保護層以覆蓋所述光刻膠及所述晶圓；

利用蝕刻步驟移除部分所述保護層以保留在所述光刻膠表面上及在所述晶圓上的所述保護層；

移除所述光刻膠以暴露出部分所述晶圓的表面；以及

于所暴露出所述部分所述晶圓的表面形成柵極。

3.如權利要求2所述的縮短線寬的半導體制造方法，其特征在于，所述利用蝕刻步驟移除部分所述保護層以保留在所述光刻膠表面上及在所述晶圓上的所述保護層的橫向蝕刻速率大于縱向蝕刻速率。

4.如權利要求3所述的縮短線寬的半導體制造方法，其特征在于，所述保護層與所述光刻膠的蝕刻選擇比大于3:1。

5.一種縮短線寬的半導體器件，其特征在于，包括：

晶圓；

第一保護層，設置于所述晶圓上，所述第一保護層設有多個孔洞；

第二保護層，設置于所述第一保護層上及多個所述孔洞內，所述第二保護層設有多個開口以暴露出所述晶圓的部分表面；以及

柵極，設置于多個所述開口內并突出于所述第二保護層的表面；

其中，所述孔洞的孔徑為300奈米至500奈米，所述開口的口徑為小于或等于100奈米。

6.一種縮短線寬的半導體制造方法，其特征在于，包括：

提供晶圓；

于所述晶圓上形成第一保護層；

利用微影工藝于所述第一保護層上形成具有光刻膠洞的光刻膠，所述光刻膠洞暴露出部分的所述第一保護層的表面；

根據具有所述光刻膠洞的所述光刻膠，執行蝕刻步驟以移除在所述光刻膠洞下的所述第一保護層，以暴露出部分所述晶圓的表面；

移除所述光刻膠；

形成第二保護層在所述第一保護層上并覆蓋所暴露出所述部分所述晶圓的表面，且對應于所暴露出部分所述晶圓的表面上形成多個溝槽；

蝕刻以移除在所述溝槽底部的所述第二保護層，以形成開口并暴露出部分所述晶圓的部分表面；以及

在所述開口形成柵極。

7.如權利要求6所述的縮短線寬的半導體制造方法，其特征在于，所述執行蝕刻步驟以移除在所述孔洞下的所述第一保護層采用所述第一保護層相對于所述光刻膠的蝕刻選擇比為3:1。

8.如權利要求6所述的縮短線寬的半導體制造方法，其特征在于，所述蝕刻以移除在所述溝槽底部的所述第二保護層的縱向蝕刻速率與橫向蝕刻速率的比例為大于2:1。

9.一種縮短線寬的半導體制造方法，其特征在于，包括：

提供晶圓；

于所述晶圓上形成保護層；

利用微影工藝于所述保護層上形成光刻膠并暴露出部分的所述保護層；

移除所暴露出部分的所述保護層，以暴露出部分所述晶圓的表面；

移除所述光刻膠；

形成金屬層以覆蓋所暴露出所述部分所述晶圓的表面及所述保護層；

蝕刻以移除在保護層上及在所述晶圓的部分表面上的所述金屬層，以暴露出所述保護層的表面及所述晶圓的所述部分表面；以及

移除所述保護層，保留在所述晶圓上的所述金屬層。

10.如權利要求9所述的縮短線寬的半導體制造方法，其特征在于，所述蝕刻以移除在所述保護層上及在所述晶圓表面上的所述金屬層以暴露出所述保護層的表面及部分所述晶圓的所述表面的縱向蝕刻速率與橫向蝕刻速率的比例大于2:1。