[發明專利]半導體裝置的制造方法及半導體裝置

有效

• 申請號: 201911194723.9
• 申請日: 2019-11-28
• 公開（公告）號: CN111244038B
• 公開（公告）日: 2022-12-02
• 發明（設計）人: 吳顯揚;林大鈞;潘國華
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238;H01L27/088;H01L27/092
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 韓旭;黃艷

1.一種半導體裝置的制造方法，包括：

于一基板上形成一第一交替層堆疊，其中形成該第一交替層堆疊的步驟包括于該基板上交替沉積一第一半導體材料的多個第一層與一第二半導體材料的多個第二層，該第二半導體材料與該第一半導體材料不同；

于該基板上形成一第二交替層堆疊，其中形成該第二交替層堆疊的步驟包括于形成于該基板上的該第一交替層堆疊中的一凹口之中交替共形沉積該第一半導體材料的多個第一層與該第二半導體材料的多個第二層，且其中相對于該第一交替層堆疊的所述多個第一層，該第二交替層堆疊的所述多個第一層具有較大的厚度，且其中該第二交替層堆疊的該第一半導體材料沉積的至少一第一層延伸至該凹口的一側壁的頂部；

從該第一交替層堆疊建構一第一納米片堆疊且從該第二交替層堆疊建構一第二納米片堆疊，其中建構該第一納米片堆疊與該第二納米片堆疊的步驟包括：

從該第一交替層堆疊圖案化一第一鰭片，且從該第二交替層堆疊圖案化一第二鰭片；以及

從該第一交替層堆疊移除所述多個第一層且從該第二交替層堆疊移除所述多個第一層，使得該第二交替層堆疊相鄰的剩余層間的距離大于該第一交替層堆疊相鄰的剩余層間的距離，其中該第一交替層堆疊中所述多個第一層最底部的一層的一部份以及該第二交替層堆疊中所述多個第一層最底部的一層的一部份于該基板上保留以形成一第一應力層與一第二應力層；以及

于該第一納米片堆疊之上形成一第一柵極介電質，且于該第二納米片堆疊之上形成一第二柵極介電質。

2.如權利要求1所述的半導體裝置的制造方法，其中形成該第一柵極介電質使其包括一第一柵極介電質厚度，且形成該第二柵極介電質使其包括一第二柵極介電質厚度，該第二柵極介電質厚度大于該第一柵極介電質厚度。

3.如權利要求1所述的半導體裝置的制造方法，其中形成該第一柵極介電質與該第二柵極介電質使其包括不同材料。

4.如權利要求1所述的半導體裝置的制造方法，其中通過控制用于形成該第一交替層堆疊的外延成長循環的數量，形成該第一交替層堆疊使其包括一第一數量的交替層；其中通過控制用于形成該第二交替層堆疊的外延成長循環的數量，形成該第二交替層堆疊使其包括一第二數量的交替層；且其中該第一數量與該第二數量不同。

5.如權利要求1所述的半導體裝置的制造方法，其中形成該第二交替層堆疊的所述多個第二層使其相對于該第一交替層堆疊的所述多個第二層具有較大的厚度。