[發明專利]半導體結構及其制造方法

在審

• 申請號: 201911192138.5
• 申請日: 2019-11-28
• 公開（公告）號: CN111244159A
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 莊其毅;蔡慶威;程冠倫;王志豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L29/423;H01L29/78;H01L21/762;H01L21/336;H01L21/28
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明提供了半導體結構，包括半導體襯底、位于半導體襯底上方的絕緣體鰭，從截面圖看，該絕緣體鰭具有與半導體襯底的頂面垂直的主尺寸，以及沿著主尺寸覆蓋絕緣體鰭的半導體覆蓋層。本發明中也公開了用于制造半導體結構的方法。

技術領域

本發明的實施例涉及半導體結構及其制造方法。

背景技術

為了實現集成電路的電路密度的提高，已經減小了這種集成電路內的諸如場效應晶體管的半導體器件的尺寸。然而，減小半導體器件的尺寸可能導致半導體器件的溝道的長度的減小。減小溝道長度可能導致半導體器件的源極區域和漏極區域彼此更靠近，這可以允許源極區域和漏極區域對溝道或者對溝道內的載流子施加不適當的影響，這通常稱為短溝道效應。因此，遭受短溝道效應的半導體器件的柵極減小了對溝道的控制，這尤其抑制了柵極對半導體器件的導通和/或截止狀態控制的能力。

發明內容

本發明的實施例提供了一種半導體結構，包括：半導體襯底；絕緣體鰭，位于所述半導體襯底上方，從截面圖看，所述絕緣體鰭具有與所述半導體襯底的頂面垂直的主尺寸；以及半導體覆蓋層，沿著所述主尺寸覆蓋所述絕緣體鰭。

本發明的另一實施例提供了一種半導體結構，包括：半導體襯底；第一帶，沿著第一方向延伸，所述第一帶包括：絕緣體芯；和半導體蓋，覆蓋所述絕緣體芯的頂面和側壁；以及第二帶，沿著基本上垂直于所述第一方向的第二方向延伸并且與所述第一帶的所述半導體蓋接觸。

本發明的又一實施例提供了一種用于制造半導體結構的方法，包括：圖案化所述半導體襯底上方的絕緣體帶；在所述絕緣體帶上方連續沉積半導體覆蓋層；以及切除所述絕緣體帶之間的所述半導體覆蓋層。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據本發明的一些實施例的FinFET結構的立體圖。

圖2A是根據本發明的一些實施例的FinFET結構的截面圖。

圖2B是根據本發明的一些實施例的FinFET結構的截面圖。

圖3是根據本發明的一些實施例的FinFET結構的立體圖。

圖4是根據本發明的一些實施例的FinFET結構的截面圖。

圖5A是根據本發明的一些對比實施例的FinFET結構的截面圖。

圖5B是根據本發明的一些對比實施例的FinFET結構的截面圖。

圖6至圖16描繪了根據本發明的一些實施例的用于形成FinFET結構的示例制造工藝的中間階段的截面圖。

圖17A是根據本發明的一些實施例的在各個制造操作下的FinFET的截面圖。

圖17B至圖17B’是根據本發明的一些實施例的在各個制造操作下的FinFET的截面圖。

圖17C至圖17C’是根據本發明的一些實施例的在各個制造操作下的FinFET的截面圖。

圖18A是根據本發明的一些對比實施例的FinFET的截面圖。

圖18B是根據本發明的一些實施例的FinFET的截面圖。

圖19A是根據本發明的一些對比實施例的FinFET的截面圖。

圖19B是根據本發明的一些實施例的FinFET的截面圖。

具體實施方式