[發明專利]一種半導體結構和制作方法

有效

• 申請號: 201911175015.0
• 申請日: 2019-11-26
• 公開（公告）號: CN111146181B
• 公開（公告）日: 2022-03-04
• 發明（設計）人: 顧學強;奚鵬程;葛星晨
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;張磊

本發明公開了一種半導體結構及制作方法，半導體結構包括：半導體襯底；形成于半導體襯底上的第一介質層；形成于第一介質層中的第一接觸孔；形成于第一介質層上的第二介質層；形成于第二介質層中的多層金屬；其中，由多層金屬中的一部分對應形成多層金屬?氧化層?金屬電容結構，每層的金屬?氧化層?金屬電容中，由相鄰的兩個同層金屬分別構成電容上極板和電容下極板，電容上極板和電容下極板之間填充的第二介質層材料中穿設有溝槽，溝槽中填充有高介電常數材料，溝槽的下端通過第一接觸孔與半導體襯底相隔離。本發明能在不改變MOM電容面積的情況下，大幅提升MOM電容同層金屬之間的電容值。

技術領域

本發明涉及集成電路工藝制造技術領域，特別是涉及一種半導體結構和制作方法。

背景技術

電容是集成電路芯片中常用的一種無源器件，可以被用于交流信號的耦合、時序的建立、相移網絡和信號的存儲等。為了提升電路的性能，通常需要使用較大電容值的電容器。但由于集成電路中形成的電容尺寸都是微米級別，因此其電容值相對較小，但使用較小的電容直接影響電路的性能。因此，在單位面積電容值有限的情況下，為了增加電容值就需要增加電容的面積。但增加電容面積就意味著增加芯片的面積，從而增加了芯片的成本。

通常在超大規模集成電路制造工藝中形成的電容是兩個平行的導電電極之間的平板電容，電極的面積和電極之間的介質的介電常數決定了電容值的大小。在集成電路制造工藝中有多種形成電容的方法，在12英寸90納米使用工藝節點以下，隨著金屬層線寬的縮小，越來越多地使用后道金屬互連形成的MOM(Metal-Oxide-Metal)即金屬-氧化層-金屬電容結構。MOM結構通常使用幾層金屬來構成，其總電容包括了不同層金屬之間的電容和同層金屬間的電容。

MOM結構可以形成在不同的金屬互連層之間。例如，可利用金屬互連層中的第一層金屬互連層、第二層金屬互連層和第三層金屬互連層形成具有三層結構的MOM電容結構，可利用金屬互連層中的第一層金屬互連層、第二層金屬互連層、第三層金屬互連層和第四層金屬互連層形成具有四層結構的MOM電容結構，也可以利用任意相鄰的金屬互連層層次形成多種不同層數的MOM電容結構。

請參考圖1-圖4。以形成常規具有三層結構的MOM電容結構為例，其原理也同樣適用于其他MOM電容結構。如圖1所示，其為常規具有三層結構的MOM電容結構中位于第一層金屬互連層或第三層金屬互連層的版圖結構。第一層金屬互連層和第三層金屬互連層的版圖結構相同，第一層金屬互連層或第三層金屬互連層中的同層金屬間形成含有多個梳齒的梳狀結構。其中，梳狀結構中的偶數金屬條(梳齒)以其一端相連形成電容上極板，梳狀結構中的奇數金屬條(梳齒)也以其一端相連形成電容下極板，電容上極板和電容下極板之間斷開。

如圖2所示，其為常規具有三層結構的MOM電容結構中位于第二層金屬互連層的版圖結構，其采用的梳狀結構的連接關系與第一層金屬互連層或第三層金屬互連層中的梳狀結構相反，即其梳狀結構中的偶數金屬條(梳齒)一端相連形成電容下極板，而其梳狀結構中的奇數金屬條(梳齒)一端相連形成電容上極板，電容上極板和電容下極板之間同樣斷開。

圖1和圖2中的版圖結構經上下依次重疊后，即形成圖3中的常規具有三層結構的MOM電容結構。

圖4為沿圖3中“AB”方向的常規MOM電容的截面圖。從圖4中可見，在第一層金屬互連層、第二層金屬互連層和第三層金屬互連層中形成有常規具有三層結構的MOM電容結構。其中，每層MOM電容結構中的同層金屬之間的電容介質層采用的是常規的后道介質層材料，并形成同層金屬電容(圖示為其中一個模擬的MOM電容等效結構)。

通常，為了降低后道的RC延遲，常規后道介質層一般使用氧化層或低介電常數(Low-K)的多孔材料，因此其形成的同層金屬間電容值偏低。如要在電路設計中使用大電容，就必須增加MOM電容的面積，但這樣會增加芯片面積和成本。