[發(fā)明專利]一種RISC-V DEBUG系統(tǒng)的仿真驗證方法

有效

• 申請?zhí)枺?/td>: 201911167171.2
• 申請日: 2019-11-25
• 公開（公告）號: CN111124887B
• 公開（公告）日: 2022-06-03
• 發(fā)明（設(shè)計）人: 柳仁禹
• 申請（專利權(quán)）人: 四川長虹電器股份有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 四川省成都市天策商標專利事務(wù)所(有限合伙) 51213
• 代理人: 郭會

1.一種RISC-V DEBUG系統(tǒng)的仿真驗證方法，其特征在于，包括以下步驟：

A.通過Remote Bitbang接口實現(xiàn)JTAG接口驅(qū)動；所述步驟A中RemoteBitbang接口具體是利用遠程進程來驅(qū)動JTAG；所述步驟A中通過Remote Bitbang接口實現(xiàn)JTAG的驅(qū)動時包括：建立與遠程進行的TCP連接，并向該進程發(fā)送ASCII編碼的bitbang請求，從而驅(qū)動JTAG；

B.通過DPI接口實現(xiàn)DEBUG系統(tǒng)中DTM模塊與Remote Bitbang接口的數(shù)據(jù)傳輸；

C.以O(shè)penOCD作為片上調(diào)試器，通過調(diào)用Remote Bitbang接口實現(xiàn)與DTM模塊的JTAGTAP通信；

D.通過TCP SOCKET的方式，實現(xiàn)GDB與OpenOCD的連接；

E.將C代碼編譯成可執(zhí)行程序，通過GDB下載至RISC-V Core中；

F.通過GDB輸入不同功能的指令，實現(xiàn)RISC-V DEBUG系統(tǒng)的仿真驗證。

2.根據(jù)權(quán)利要求1所述的一種RISC-V DEBUG系統(tǒng)的仿真驗證方法，其特征在于，所述Remote Bitbang接口是用C語言編寫的驅(qū)動代碼，DTM模塊是用verilog編寫的rtl代碼，兩者之間采用DPI接口的方式實現(xiàn)數(shù)據(jù)傳輸。

3.根據(jù)權(quán)利要求1所述的一種RISC-V DEBUG系統(tǒng)的仿真驗證方法，其特征在于，所述GDB將相應(yīng)的指令解析后發(fā)送給OpenOCD，OpenOCD接收到指令，以JTAG TAP的方式發(fā)送給RISC-V DEBUG系統(tǒng)。

4.根據(jù)權(quán)利要求1所述的一種RISC-V DEBUG系統(tǒng)的仿真驗證方法，其特征在于，所述步驟E中C代碼編譯成的可執(zhí)行程序中包含程序的入口地址。

5.根據(jù)權(quán)利要求1所述的一種RISC-V DEBUG系統(tǒng)的仿真驗證方法，其特征在于，所述步驟F中，GDB通過在線調(diào)試程序和對RISC-V系統(tǒng)寄存器的各種操作來實現(xiàn)RISC-V DEBUG系統(tǒng)的仿真驗證。