[發明專利]一種氧化鉿基鐵電薄膜的制備方法

在審

• 申請號: 201911163490.6
• 申請日: 2019-11-22
• 公開（公告）號: CN110890272A
• 公開（公告）日: 2020-03-17
• 發明（設計）人: 翟明龍;黃凱亮;孫兵;趙妙;常虎東;劉洪剛
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/34
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 吳夢圓

本發明提供了一種氧化鉿基鐵電薄膜的制備工藝，通過與現行半導體技術相兼容的工藝制備具有鐵電性的氧化鉿基薄膜，氧化鉿基薄膜通過沉積系統沉積在襯底上，然后沉積無機非金屬材料薄膜作為氧化鉿基薄膜退火前的頂部覆蓋層，經快速熱退火后，采用腐蝕或者刻蝕工藝去除頂部覆蓋層，從而獲得具有鐵電特性的氧化鉿基薄膜。采用無機非金屬材料薄膜作為覆蓋層，所述無機非金屬材料覆蓋層典型物質為氧化硅，氮化硅和氧化鋁中的一種或幾種的組合，鐵電薄膜為氧化鉿基薄膜。可以應用于半導體器件相關鐵電電容器以及鐵電存儲器、負電容晶體管等器件，可以有效的改善鐵電薄膜的工藝兼容性，改善薄膜的剩余極化性能，從而拓展氧化鉿基鐵電薄膜的應用。

技術領域

本發明涉及鐵電薄膜的制備工藝，尤其涉及一種氧化鉿基鐵電薄膜的制備方法。

背景技術

半導體技術作為信息產業的核心和基礎，是衡量一個國家科學技術進步和綜合國力的重要標志。存儲器件和邏輯器件在半導體器件中占有重要的位置。氧化鉿基鐵電薄膜的發現促進了鐵電存儲器件的發展，鐵電負電容特性可以改善CMOS器件的性能。然而常規的氧化鉿基鐵電薄膜制備工藝中，其結構為MFM(襯底/金屬/鐵電/金屬)三明治夾心電容結構或MFIS(襯底/介質/鐵電/金屬)結構，頂部覆蓋層都為含有金屬的電極材料，這一方面限制了其與常規半導體工藝的兼容性，另一方面還限制了鐵電薄膜鐵電特性的發揮。此外，常用的鐵電金屬覆蓋電極難以使用濕法蝕刻，而干法蝕刻又容易導致鐵電薄膜表面的損壞，導致鐵電性能劣化。開發與常規半導體工藝更兼容的方法制備鐵電薄膜對于進一步拓展鐵電薄膜的應用非常重要。

發明內容

(一)要解決的技術問題

本發明提供了一種氧化鉿基鐵電薄膜的制備方法，目的在于獲得與半導體工藝更兼容的制備鐵電薄膜的工藝，從而獲得具有鐵電特性的氧化鉿基薄膜，為拓展氧化鉿基鐵電薄膜的應用提供支持。

(二)技術方案

本發明提供了一種氧化鉿基鐵電薄膜的制備方法，步驟如下：

步驟S1：準備氧化鉿基薄膜生長的襯底；

步驟S2：生長氧化鉿基薄膜；

步驟S3：生長頂部覆蓋層；

步驟S4：用快速熱退火工藝進行退火；

步驟S5：采用刻蝕工藝將覆蓋層刻蝕掉，獲得具有鐵電特性的氧化鉿基薄膜。

在步驟1中，所用典型襯底為Ge、Ge/SiO₂、Ge/電極、Ge/SiO₂/電極、石英、石英/電極、Si、Si/SiO₂、Si/電極和Si/SiO₂/電極中的一種，其中SiO₂典型厚度為50nm-300nm。

其中，所述電極的典型材料為氮化鈦TiN、鎢W、氮化鉭TaN、鎳Ni、鉑Pt、金Au、鉭Ta組成的組中至少一種，典型厚度為20nm-50nm。

在步驟S2中，生長工藝為原子層沉積、濺射或化學水浴沉積的一種。

在步驟S2中，摻雜元素為鋯Zr、釔Y、釓Gd、鑭La、鍶Sr、硅Si組成的組中的一種，其中HfO₂的成分占比為1％～99％，典型厚度為5nm-20nm，具有鐵電性。

在步驟S3中，所述覆蓋層為無機非金屬材料，典型為氧化硅SiO₂、氮化硅Si₃N₄、氧化鋁Al₂O₃中的一種或幾種的組合，通過化學氣相沉積、物理氣相沉積、原子層沉積或化學水浴沉積中的一種技術制備，典型厚度為20nm-200nm。

在步驟S4中，所述快速熱退火溫度為400℃-600℃，退火時間為30s-120s，退火氣氛為氮氣，氧氣或氬氣。