[發明專利]半導體器件及其制造方法

在審

• 申請號: 201911151423.2
• 申請日: 2019-11-21
• 公開（公告）號: CN110854063A
• 公開（公告）日: 2020-02-28
• 發明（設計）人: 王偉;趙偉明;段寧遠;謝書浩
• 申請（專利權）人: 海光信息技術有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L29/78
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 李夢寧

本發明涉及一種半導體器件及其制造方法，具體為具有低接觸電阻的P型FinFET器件以及該器件的形成方法。本發明在襯底結構上形成半導體區域之后進行Al+注入后并激活，然后對所述半導體區域的表層非晶化，在所述非晶化的所述半導體區域上方進行金屬沉積；采用尖峰退火工藝，形成金屬硅化物的同時使Al+偏凝，所述Al+偏凝的濃度峰值位于所述金屬硅化物和所述半導體區域的界面處，并且沿遠離所述界面處的方向上在所述半導體區域和所述金屬硅化物中的所述濃度依次遞減。本發明的非晶化工藝能夠提高源/漏區的接觸性能，并且Al+及后續的偏凝可以有效的降低肖特基勢壘的高度，并減薄勢壘的厚度，同時能夠降低金屬硅化物的電阻，減少寄生電阻。

技術領域

本發明涉及半導體技術領域，具體而言，涉及一種半導體器件及其制造方法，更具體的涉及一種具有低接觸電阻的P型FinFET結構以及使用Al+注入技術減少P型FinFET接觸電阻的方法。

背景技術

近些年，半導體集成電路技術經歷了快速的發展，隨著集成電路的集成度不斷的增大，半導體器件相關的臨界尺寸不斷的減小。為了滿足關鍵尺寸縮小后的互連線所需，目前不同金屬層與半導體器件結構或者不同金屬層之間的導通是通過互連結構實現的。互連結構包括互連線和位于接觸孔內的接觸孔插塞，所述接觸孔插塞用于連接半導體器件，所述互連線將不同半導體器件上的插塞連接起來，從而形成電路。

隨著集成電路尺寸的減小、工藝節點不斷縮小，在形成鰭式場效應晶體管(FinFET，Fin Field-Effect Transistor)器件源/漏區的表面電阻和接觸電阻相應的增加，導致整個FinFET器件的寄生電阻增大，如圖1所示，為典型的FinFET布局圖，如圖2所示為場效應晶體管(FET，Field Effect Transistor)器件的寄生電阻的示意圖，由于在FinFET結構中寄生電阻的存在，導致器件的相應速度減低，信號傳輸出現延遲。目前，為了降低接觸孔插塞與摻雜外延層的接觸電阻，引入了金屬硅化物工藝，金屬硅化物(如Ti的金屬硅化物)具有較低的電阻率，可以顯著減小接觸電阻，減少寄生電阻，從而提高驅動電流。

但金屬硅化物減少接觸電阻有限，還需要進一步減低接觸電阻。

發明內容

有鑒于此，本發明提供了一種半導體器件及其制造方法，該制造方法為使用Al+注入技術減少P型FinFET接觸電阻的方法，該半導體器件為具有更小的接觸電阻的P型FinFET器件。

本發明提供的技術方案如下：

其中的半導體器件的制造方法，主要包括以下步驟：

步驟S1：在襯底結構上形成半導體區域；

步驟S2：在所述半導體區域進行鋁離子Al+注入后并激活；

步驟S3：然后對所述半導體區域的表層非晶化；

步驟S4：在所述非晶化的所述半導體區域上方進行金屬沉積；

步驟S5：采用尖峰退火工藝，形成金屬硅化物的同時使Al+偏凝，所述Al+偏凝的濃度峰值位于所述金屬硅化物和所述半導體區域的界面處，并且沿遠離所述界面處的方向上在所述半導體區域和所述金屬硅化物中的所述濃度依次遞減；

步驟S6：在所述金屬硅化物上形成金屬氮化物阻擋層；

步驟S7：在所述金屬氮化物阻擋層上形成金屬插塞。

更進一步地，所述步驟S2中的半導體區域為外延半導體層并通過P型重摻雜注入工藝形成的P型源/漏區域，并且在所述P型源/漏區域之間還具有柵極結構。

更進一步地，所述步驟S2中的所述Al+注入的注入能量為10-20千電子伏(KeV)，注入劑量為1E14-2.5E15原子數/平方厘米(atoms/cm²)。