[發(fā)明專利]半導(dǎo)體器件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201911151421.3
• 申請(qǐng)日: 2019-11-21
• 公開（公告）號(hào): CN110828577B
• 公開（公告）日: 2023-09-26
• 發(fā)明（設(shè)計(jì)）人: 王偉;趙偉明;段寧遠(yuǎn);謝書浩
• 申請(qǐng)（專利權(quán)）人: 海光信息技術(shù)（成都）有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L21/336;H01L27/02
• 代理公司: 北京超凡宏宇知識(shí)產(chǎn)權(quán)代理有限公司 11463
• 代理人: 李夢(mèng)寧

本發(fā)明提供了一種半導(dǎo)體器件及其制造方法，具體涉及一種使用Sb+注入技術(shù)減少N型FinFET接觸電阻的方法以及具有低接觸電阻的N型FinFET器件，本發(fā)明在襯底結(jié)構(gòu)上形成半導(dǎo)體區(qū)域之后進(jìn)行Sb+注入后并激活，然后在半導(dǎo)體區(qū)域上方進(jìn)行金屬沉積；采用尖峰退火工藝，形成金屬硅化物的同時(shí)使Sb+偏凝，所述Sb+偏凝的濃度峰值位于所述金屬硅化物和所述半導(dǎo)體區(qū)域的界面處，并且沿遠(yuǎn)離所述界面處的方向上在所述半導(dǎo)體區(qū)域和所述金屬硅化物中的所述濃度依次遞減。本發(fā)明Sb+以及后續(xù)的偏凝可以有效的降低肖特基勢(shì)壘的高度，并減薄勢(shì)壘的厚度，減少接觸電阻。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言，涉及一種半導(dǎo)體器件及其制造方法，更具體的涉及一種使用Sb+注入技術(shù)減少N型FinFET接觸電阻的方法及具有低接觸電阻的FinFET結(jié)構(gòu)。

背景技術(shù)

半導(dǎo)體集成電路工業(yè)經(jīng)歷了快速的發(fā)展，隨著集成電路的集成度不斷的增大，半導(dǎo)體器件相關(guān)的臨界尺寸不斷的減小，為了滿足關(guān)鍵尺寸縮小過后的互連線所需，目前不同金屬層或者金屬層與半導(dǎo)體器件結(jié)構(gòu)的導(dǎo)通是通過互連結(jié)構(gòu)實(shí)現(xiàn)的。互連結(jié)構(gòu)包括互連線和位于接觸孔內(nèi)的接觸孔插塞，所述接觸孔插塞用于連接半導(dǎo)體器件，所述互連線將不同半導(dǎo)體器件上的插塞連接起來，從而形成電路。

隨著集成電路工藝節(jié)點(diǎn)不斷縮小、器件尺寸的減小，在形成鰭式場(chǎng)效應(yīng)晶體管(FinFET，F(xiàn)in?Field-Effect?Transistor)器件源/漏區(qū)的表面電阻和接觸電阻相應(yīng)的增加，導(dǎo)致整個(gè)FinFET器件的寄生電阻增大，如圖1所示，為典型的FinFET布局圖，如圖2所示為器件的寄生電阻的示意圖，由于在FinFET結(jié)構(gòu)中寄生電阻的存在，導(dǎo)致器件的相應(yīng)速度減低，信號(hào)出現(xiàn)延遲。目前，為了降低接觸孔插塞與摻雜外延層的接觸電阻，引入了金屬硅化物工藝，金屬硅化物(如Mo、Ta、Ti、Ni的金屬硅化物)具有較低的電阻率，可以顯著減小接觸電阻，從而提高驅(qū)動(dòng)電流。

但金屬硅化物減少接觸電阻有限，還需要進(jìn)一步減低接觸電阻。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供了一種半導(dǎo)體器件及其制造方法，該制造方法使用Sb+注入技術(shù)減少N型FinFET接觸電阻的方法，該半導(dǎo)體器件具有更小的接觸電阻。

本發(fā)明提供的技術(shù)方案如下：

一種半導(dǎo)體器件的制造方法，其特征在于，包括以下步驟：

步驟S1：在所述襯底結(jié)構(gòu)上形成半導(dǎo)體區(qū)域；

步驟S2：在所述半導(dǎo)體區(qū)域進(jìn)行銻離子(Sb+)注入后并激活；

步驟S3：在所述半導(dǎo)體區(qū)域上方進(jìn)行金屬沉積；

步驟S4：采用尖峰退火工藝，形成金屬硅化物的同時(shí)使Sb+偏凝，所述Sb+偏凝的濃度峰值位于所述金屬硅化物和所述半導(dǎo)體區(qū)域的界面處，并且沿遠(yuǎn)離所述界面處的方向上在所述半導(dǎo)體區(qū)域和所述金屬硅化物中的所述濃度依次遞減；

步驟S5：在所述金屬硅化物上形成金屬氮化物阻擋層；

步驟S6：在所述金屬氮化物阻擋層上形成金屬插塞。

進(jìn)一步的，所述步驟S2中的半導(dǎo)體區(qū)域?yàn)橥庋影雽?dǎo)體層并通過N型重?fù)诫s注入工藝形成的N型源/漏區(qū)域，并且在所述N型源/漏區(qū)域之間還具有柵極結(jié)構(gòu)。

進(jìn)一步的，所述步驟S2中的所述Sb+注入的注入能量為10-20千電子伏(KeV)，注入劑量為1E12-2E14原子數(shù)/平方厘米(atoms/cm²)。

進(jìn)一步的，在該注入劑量范圍內(nèi)，Sb+的注入劑量越大，肖特基勢(shì)壘高度和寬度相對(duì)于注入劑量小的Sb+注入降低更明顯；

進(jìn)一步的，在該注入劑量范圍內(nèi)，Sb+摻雜濃度的增加能夠使金屬硅化物的電阻降低。