[發(fā)明專利]一種命令處理器與DDR讀寫訪問電路

在審

• 申請?zhí)枺?/td>: 201911147512.X
• 申請日: 2019-11-21
• 公開（公告）號: CN111091854A
• 公開（公告）日: 2020-05-01
• 發(fā)明（設(shè)計）人: 韓一鵬;牛少平;魏艷艷;郝沖;鄧藝
• 申請（專利權(quán)）人: 中國航空工業(yè)集團公司西安航空計算技術(shù)研究所
• 主分類號: G11C7/22
• 分類號: G11C7/22;G11C16/10;G11C16/26
• 代理公司: 北京清大紫荊知識產(chǎn)權(quán)代理有限公司 11718
• 代理人: 李紅

本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種命令處理器與DDR讀寫訪問電路，包括命令處理器、DDR訪問仲裁單元和DDR單元；命令處理器內(nèi)訪問DDR的各單元均通過DDR訪問仲裁單元訪問DDR單元。本發(fā)明通過對命令處理器內(nèi)訪問DDR的各單元進行公平輪循之后訪問DDR,既能夠減少命令處理器內(nèi)部硬件電路需要資源，又能高效完整的訪問DDR。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種命令處理器與DDR讀寫訪問電路。

背景技術(shù)

命令處理器內(nèi)有多個設(shè)備需要通過AXI總線訪問DDR。其中包括8個VCache的讀訪問，顯示列表的讀寫訪問，ICache的讀訪問，DCache的讀寫訪問；性能統(tǒng)計單元的寫訪問；共11個設(shè)備的讀訪問和3個設(shè)備的寫訪問。各設(shè)備間訪問DDR會存在沖突，不能正確高效地訪問DDR。

發(fā)明內(nèi)容

本發(fā)明的目的是：

本發(fā)明提供一種命令處理器與DDR讀寫訪問電路，解決了各設(shè)備間訪問DDR會存在沖突、不能正確高效地訪問DDR的問題，能夠高效地實現(xiàn)命令處理器與DDR的通過AXI總線進行數(shù)據(jù)交互。

本發(fā)明的具體技術(shù)解決方案為：

本發(fā)明提出一種命令處理器與DDR讀寫訪問電路，包括命令處理器、DDR訪問仲裁單元和DDR單元；所述命令處理器內(nèi)訪問DDR的各單元均通過DDR訪問仲裁單元訪問DDR單元。

進一步限定，所述DDR訪問仲裁單元與DDR單元通過AXI總線進行讀寫訪問。

優(yōu)選的，所述DDR訪問仲裁單元包括讀仲裁模塊和寫仲裁單元模塊；所述讀仲裁模塊用于將命令處理器內(nèi)訪問DDR的各單元發(fā)送的讀請求進行公平輪循，再對DDR進行訪問；所述寫仲裁單元模塊用于將命令處理器內(nèi)訪問DDR的各單元發(fā)送的寫請求進行公平輪循，再對DDR進行訪問。

優(yōu)選的，所述命令處理器與AXI讀寫訪問請求電路包括多條讀地址通道和讀數(shù)據(jù)通道；所述命令處理器內(nèi)訪問DDR的各單元通過各自的讀地址通道訪問讀仲裁模塊；所述讀仲裁模塊通過AXI總線訪問DDR單元，讀完成后，所述DDR單元將DDR的讀數(shù)據(jù)通過AXI總線和各自的讀數(shù)據(jù)通道返回。

優(yōu)選的，所述命令處理器與AXI讀寫訪問請求電路包括多條寫地址通道、寫數(shù)據(jù)通道和寫響應(yīng)通道；所述命令處理器內(nèi)訪問DDR的各單元通過各自寫地址通道和寫數(shù)據(jù)通道訪問寫仲裁模塊；所述寫仲裁模塊通過AXI總線訪問DDR單元，寫完成后，所述DDR單元將寫響應(yīng)通過AXI總線和各自的寫響應(yīng)通道返回。

本發(fā)明能夠帶來的有益效果

本發(fā)明通過一種命令處理器與DDR讀寫訪問電路，通過對命令處理器內(nèi)訪問DDR的各單元進行公平輪循之后訪問DDR,既能夠減少命令處理器內(nèi)部硬件電路需要資源，又能高效完整的訪問DDR。

附圖說明

圖1為本發(fā)明的整體模塊圖；圖2為寫仲裁的流程圖；圖3為讀仲裁的流程圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

下面結(jié)合說明書附圖和具體實施例對本發(fā)明的技術(shù)方案做進一步詳細描述。

在本發(fā)明的一個實施例中提出一種命令處理器與DDR讀寫訪問電路，包括命令處理器、DDR訪問仲裁單元和DDR單元；命令處理器內(nèi)訪問DDR的各單元均通過DDR訪問仲裁單元訪問DDR單元。

在一個實施例中，DDR訪問仲裁單元與DDR單元通過AXI總線進行讀寫訪問。