[發(fā)明專利]一種基于提升算法的硬件木馬檢測方法

有效

• 申請?zhí)枺?/td>: 201911142702.2
• 申請日: 2019-11-20
• 公開（公告）號: CN110929301B
• 公開（公告）日: 2022-07-26
• 發(fā)明（設(shè)計(jì)）人: 吳承翰;李爾平
• 申請（專利權(quán)）人: 海寧利伊電子科技有限公司
• 主分類號: G06F21/76
• 分類號: G06F21/76
• 代理公司: 杭州求是專利事務(wù)所有限公司 33200
• 代理人: 林超

本發(fā)明公開了一種基于提升算法的硬件木馬檢測方法。根據(jù)集成電路的拓?fù)浣Y(jié)構(gòu)進(jìn)行處理獲得集成電路每個節(jié)點(diǎn)的第一、第二可控性值和可觀性值；根據(jù)集成電路每個節(jié)點(diǎn)的第一、第二可控性值和可觀性值進(jìn)行基于密度的聚類，獲得帶類距離的矩陣；采用弱分類器進(jìn)行訓(xùn)練分類，并組合弱分類器獲得最終分類器，進(jìn)而采用最終分類器對待測集成電路處理獲得的帶類距離的矩陣X’進(jìn)行處理，獲得待測集成電路的硬件木馬檢測結(jié)果。本發(fā)明在大樣本條件下具有比旁路分析手段更高的準(zhǔn)確率。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路檢測技術(shù)領(lǐng)域，尤其涉及一種基于提升算法的硬件木馬檢測方法。

背景技術(shù)

隨著信息化社會的不斷發(fā)展，集成電路的規(guī)模呈現(xiàn)爆炸性增加的趨勢，其安全性不斷受到挑戰(zhàn)。硬件木馬，指的是在硬件電路中被人為刻意加入的電路組成部分，或者是集成電路開發(fā)過程中無意留下的缺陷或隱患。與傳統(tǒng)軟件木馬相比，硬件木馬具有隱蔽，觸發(fā)率低，作用機(jī)制復(fù)雜，一旦觸發(fā)造成危害極大的特點(diǎn)。

現(xiàn)有的硬件木馬檢測技術(shù)主要分為四大類，分別是需要借助工具的物理檢測和旁路分析，以及基于測試的功能測試和內(nèi)建測試四大類技術(shù)。功能測試方法需要自動測試平臺，通過輸入測試向量的窮舉方法進(jìn)行測試，但是由于測試時(shí)間和測試數(shù)量比較大，應(yīng)用范圍有限。內(nèi)建自測技術(shù)不需要外部工具，但是在芯片的生產(chǎn)過程中就要加入用于測試的模塊，不能實(shí)現(xiàn)對整體電路的檢測。物理檢測和旁路分析需要用到精度較高的檢測儀器，物理測試主要的特點(diǎn)是逆向工程剖析，但是只適用于結(jié)構(gòu)較簡單的芯片，但是由于其需要較多的投入和檢測耗時(shí)，并不常用。旁路分析的檢測精度高，同時(shí)條件限制比較少，并不需要木馬被觸發(fā)就可以實(shí)現(xiàn)檢測，但是旁路分析所需要的物理量很難精確觀察，而且容易受到噪聲的影響，所以其實(shí)際應(yīng)用也受到局限性。

發(fā)明內(nèi)容

本發(fā)明方法的目的是針對現(xiàn)有硬件木馬檢測技術(shù)的不足，提供一種基于提升算法的硬件木馬檢測技術(shù)，在大樣本條件下具有比旁路分析手段更高的準(zhǔn)確率。

本發(fā)明方法分為三個總步驟，分別為計(jì)算每個節(jié)點(diǎn)的CC0，CC1和CO、DBSCAN聚類和用SVM Adaboost對特征點(diǎn)進(jìn)行分類。

如圖4所示，本發(fā)明方法的具體技術(shù)方案是：

過程一、根據(jù)集成電路的拓?fù)浣Y(jié)構(gòu)進(jìn)行處理獲得集成電路每個節(jié)點(diǎn)的第一、第二可控性值CC0、CC1和可觀性值CO；集成電路的拓?fù)浣Y(jié)構(gòu)是由節(jié)點(diǎn)通過邏輯門連接構(gòu)成。

過程二、根據(jù)集成電路每個節(jié)點(diǎn)的第一、第二可控性值CC0、CC1和可觀性值CO采用matlab進(jìn)行基于密度的聚類(DBSCAN)，獲得帶類距離的矩陣X’；

過程三、采用弱分類器進(jìn)行訓(xùn)練分類，并組合弱分類器獲得最終分類器，用SVMAdaboost對特征點(diǎn)進(jìn)行訓(xùn)練分類，進(jìn)而采用最終分類器對待測集成電路處理獲得的帶類距離的矩陣X’進(jìn)行處理，獲得待測集成電路的硬件木馬檢測結(jié)果，即檢測到待測集成電路處理中是否存在硬件木馬。

如圖1所示，所述過程一，具體為：

步驟(11).首先將該電路的所有輸入節(jié)點(diǎn)作為可控性原始節(jié)點(diǎn)，置其可控性值CC0和CC1為1，同時(shí)置所有其他節(jié)點(diǎn)的可控性值CC0和CC1為正無窮；

步驟(12).建立一個空白的后繼表，將所有可控性原始節(jié)點(diǎn)的所有后繼節(jié)點(diǎn)作為后表節(jié)點(diǎn)放入后繼表中；

步驟(13)

步驟(13.1).按照后繼表中的順序從后繼表中依次取出一后表節(jié)點(diǎn)，取出為從后繼表中刪除后表節(jié)點(diǎn)并進(jìn)行判斷，計(jì)算其可控性值CC0和CC1；具體實(shí)施還可判斷：若在此計(jì)算過程前，該后表節(jié)點(diǎn)可控性值是正無窮，則置為該后表節(jié)點(diǎn)的可控性值，否則不做處理。

步驟(13.2).將該后表節(jié)點(diǎn)的后繼節(jié)點(diǎn)加入后繼表末尾，若后繼表中已有新加入的后繼節(jié)點(diǎn)，則不再加入后繼節(jié)點(diǎn)，將該后表節(jié)點(diǎn)從后繼表中移除；