[發明專利]微控制器、中斷處理芯片、設備及中斷處理方法

在審

• 申請號: 201911140297.0
• 申請日: 2019-11-20
• 公開（公告）號: CN110928574A
• 公開（公告）日: 2020-03-27
• 發明（設計）人: 周俊;陳德坤
• 申請（專利權）人: 深圳市匯頂科技股份有限公司
• 主分類號: G06F9/22
• 分類號: G06F9/22;G06F9/30
• 代理公司: 北京合智同創知識產權代理有限公司 11545
• 代理人: 李杰

本申請實施例提供一種微控制器、中斷處理芯片、設備及中斷處理方法，該微控制器包括：內核單元、中斷控制單元以及至少一個緩沖寄存器組；內核單元與中斷控制單元通信連接，內核單元與緩沖寄存器組通信連接，緩沖寄存器組包含至少一個寄存器；中斷控制單元，用于根據中斷信號確定內核單元中上下文數據的存儲位置，并生成存儲控制信號；內核單元，用于在存儲控制信號指示上下文數據的存儲位置為緩沖寄存器組時，根據存儲控制信號將上下文數據存儲到緩沖寄存器組中。能夠顯著降低發生中斷時存儲上下文數據所消耗的系統時鐘數，進而能夠顯著降低中斷響應的延遲。

技術領域

本申請實施例涉及計算機技術領域，尤其涉及一種微控制器、中斷處理芯片、中斷處理設備以及中斷處理方法。

背景技術

隨著計算機技術的發展，微控制器的應用也越來越廣泛。在微控制器中，中斷處理的功能是必不可少的，如何對中斷進行處理成為了關注的焦點。

在一種技術方案中，在正常處理的程序中產生中斷請求時，響應于該中斷請求，在SRAM(Static Random-Access Memory，靜態隨機訪問存儲器)中存儲內核單元中正在執行的該程序的上下文數據，然后執行對應的中斷處理函數，在中斷處理函數執行完成之后，恢復與該程序對應的上下文數據。在該技術方案中，將中斷時內核單元正在執行的程序的上下文數據存儲在SRAM中，然而，由于向SRAM寫入數據需要消耗較多的系統時鐘，造成中斷響應的延遲較長。

發明內容

有鑒于此，本申請實施例的目的之一在于提供一種微控制器、中斷處理芯片、中斷處理設備及中斷處理方法，用以克服由于在發生中斷時向SRAM中寫入內核單元執行的程序的上下文數據，造成中斷響應的延遲較長的問題。

根據本申請實施例的第一方面，提供了一種微控制器，包括：內核單元、中斷控制單元以及至少一個緩沖寄存器組；內核單元與中斷控制單元通信連接，內核單元與緩沖寄存器組通信連接，緩沖寄存器組包含至少一個寄存器；

中斷控制單元，用于根據中斷信號確定內核單元中上下文數據的存儲位置，并生成存儲控制信號，上下文數據包括中斷信號產生時內核單元中緩存的數據，存儲控制信號用于指示上下文數據的存儲位置，上下文數據的存儲位置包括緩沖寄存器組和隨機訪問存儲器；

內核單元，用于在存儲控制信號指示上下文數據的存儲位置為緩沖寄存器組時，根據存儲控制信號將上下文數據存儲到緩沖寄存器組中。

可選地，在本申請的一個實施例中，緩沖寄存器組包括編號配置寄存器；

編號配置寄存器，用于存儲編號配置信息，編號配置信息用于指示緩沖寄存器組的中斷編號，編號配置信息所指示的中斷編號為固定編號或動態編號；

內核單元，用于在將上下文數據存儲到中斷編號與存儲控制信號指示的編號一致的緩沖寄存器中。

可選地，在本申請的一個實施例中，緩沖寄存器組包括緩沖配置寄存器；

緩沖配置寄存器，用于配置緩沖寄存器組的類型，緩沖寄存器組的類型包括固定緩沖寄存器組和動態緩沖寄存器組，固定緩沖寄存器組的編號配置信息所指示的編號為固定編號，動態緩沖寄存器組的編號配置信息所指示的編號為動態編號。

可選地，在本申請的一個實施例中，中斷控制單元，還用于根據中斷信號確定當前中斷為快速中斷時，將上下文數據的存儲位置確定為緩沖寄存器組，在確定當前中斷為普通中斷時，將上下文數據的存儲位置確定為隨機訪問存儲器。

可選地，在本申請的一個實施例中，中斷控制單元，還用于在根據中斷信號的編號確定中斷類型為預設固定中斷時，根據中斷信號的編號生成存儲控制信號。

可選地，在本申請的一個實施例中，中斷控制單元，還用于在根據中斷信號的編號確定中斷類型不為預設固定中斷時，將空閑的緩沖寄存器組的中斷編號配置為中斷信號的編號，并根據中斷信號的編號生成存儲控制信號。