[發明專利]GOA電路以及顯示面板

有效

• 申請號: 201911134300.8
• 申請日: 2019-11-19
• 公開（公告）號: CN110930918B
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 薛炎
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 徐世俊

本申請提供的GOA電路以及顯示面板，通過在上拉模塊中增加第二晶體管、第三晶體管、第四晶體管、第五晶體管、第一電容以及第二電容，能夠補償第一晶體管的閾值電壓，保證第一節點可以被上拉模塊拉升至更高的電位，進而提高GOA電路的穩定性。

技術領域

本申請涉及顯示技術領域，具體一種GOA電路以及顯示面板。

背景技術

集成柵極驅動電路技術(?GateDriveronArray?，GOA)將柵極驅動電路集成在顯示面板的陣列基板上，從而可以省掉柵極驅動集成電路部分，以從材料成本和制作工藝兩方面降低產品成本。

現有的GOA電路在輸出當前級GOA單元的行掃描信號后，需在一段時間內維持行掃描信號的低電平。在GOA單元中，上拉模塊的作用是將高電位傳輸至關鍵節點，由于上拉模塊中的薄膜晶體管容易發生正偏，導致GOA中關鍵節點無法充電至最高電位。

發明內容

本申請實施例提供一種GOA電路以及顯示面板，能夠對上拉模塊中的第一晶體管進行閾值電壓補償，因此，降低了第一晶體管的電位偏移對第一節點充電率的影響，從而提高了GOA電路的穩定性。

第一方面，本申請提供了一種GOA電路，包括：多級級聯的GOA單元，每一級GOA單元均包括：上拉模塊、上拉維持模塊、下拉模塊、第一下拉維持模塊以及第二下拉維持模塊；

所述上拉模塊接入第一級傳信號、第二級傳信號、第三級傳信號、第一時鐘信號、第一電壓信號、第二電壓信號以及第三電壓信號，并電性連接于第一節點，所述上拉模塊用于在所述第一級傳信號、第二級傳信號以及第三級傳信號的控制下，將所述第一節點的電位上拉至所述第一電壓信號的電位；

所述上拉維持模塊接入第二時鐘信號以及第四級傳信號，并電性連接于第二節點以及所述第一節點，所述上拉維持模塊用于在所述第一節點的電位控制下，根據所述第二時鐘信號輸出第四級傳信號，所述上拉維持模塊還用于根據所述第四級傳信號，維持所述第一節點的電位；

所述下拉模塊接入第五級傳信號以及所述第二電壓信號，并電性連接于第三節點、所述第一節點以及第二節點，所述下拉模塊用于在所述第五級傳信號的控制下，將所述第一節點的電位下拉至所述第二電壓信號對應的電位，所述下拉模塊還用于在所述第五級傳信號的控制下，將所述第二節點的電位下拉至所述第二電壓信號對應的電位；

所述第一下拉維持模塊接入所述第四級傳信號以及第二電壓信號，并電性連接于所述第三節點，所述第一下拉維持模塊用于在所述第三節點的電位控制下，維持所述第二節點的電位；

所述第二下拉維持模塊接入所述第一電壓信號以及第二電壓信號，并電性連接于所述第一節點以及第三節點，所述第二下拉維持模塊用于根據所述第一電壓信號以及第三節點的電位，維持所述第一節點的電位。

在本申請所提供的GOA電路中，所述上拉模塊包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第一電容以及第二電容；

所述第一晶體管的柵極電性連接于第一電容，所述第一晶體管的源極電性連接于所述第一電壓信號，所述第一晶體管的漏極電性連接于所述第二晶體管；

所述第二晶體管的柵極電性連接于第一級傳信號，所述第二晶體管的源極電性連接于所述第一晶體管的漏極，所述第二晶體管的漏極電性連接于所述第一節點；

所述第三晶體管的柵極電性連接于所述第二級傳信號，所述第三晶體管的源極電性連接于所述第三電壓信號，所述第三晶體管的漏極電性連接于所述第四晶體管；

所述第四晶體管的柵極電性連接于所述第一時鐘信號，所述第四晶體管的源極電性連接于所述第三晶體管的漏極，所述第四晶體管的漏極電性連接于所述第五晶體管；