[發明專利]一種基于對等結構的多節點數據交互方法

在審

• 申請號: 201911133739.9
• 申請日: 2019-11-19
• 公開（公告）號: CN111045966A
• 公開（公告）日: 2020-04-21
• 發明（設計）人: 邊慶;程俊強;段小虎;周嘯;王博;段宇博
• 申請（專利權）人: 中國航空工業集團公司西安航空計算技術研究所
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F13/42
• 代理公司: 北京清大紫荊知識產權代理有限公司 11718
• 代理人: 婁華

本發明一種基于對等結構的多節點數據交互方法,屬于高可靠容錯計算機技術領域。該方法采用多節點對等結構、高速串行總線方式和雙端口存儲模式，提供多處理器間或處理器與I/O接口高速傳輸能力，在有限任務周期內完成多節點間數據交互，多節點間通信相互獨立，構建一個多處理器組成的容錯計算機。多個容錯計算機間可靈活配置余度模式，實現具有高可靠性、高安全性和可配置的容錯計算機系統。本發明的優點是多節點間為點對點對等方式傳輸、多條鏈路可以同時傳輸、有效提高使總線效率、簡化硬件設計、不占用處理器資源，并且從系統角度整合資源，提高容錯計算機系統綜合化、通用性水平。

技術領域

本發明一種基于對等結構的多節點數據交互方法，屬于高可靠容錯計算機技術領域。

背景技術

在高可靠容錯計算機技術領域，容錯計算機對處理器性能、可靠性要求較高，并且容錯計算機任務功能越來越多。新一代容錯計算機往往具有多個處理器節點，執行多種不同的任務。多個容錯計算機又可配置成多余度，實現3×2余度容錯計算機系統結構。

傳統容錯計算機按任務功能分為多種計算機，每種計算機采用多余度機制保證可靠性，使得系統復雜、體積重量龐大、價格昂貴，更主要是缺乏靈活配置能力。隨著時代的發展，容錯計算機將多個功能融合在一個計算機中，必然使用多個處理器節點執行不同的功能。多處理器節點間數據交互普遍采用共享總線型架構，并且通過主處理器節點轉發數據，接口模塊只與主處理器節點數據交互，這樣必然導致數據交互速率較低、占用系統時間，系統軟件在數據交互或轉發上花費大量時間。

發明內容

本發明的目的：

本發明提出一種基于對等結構的多節點數據交互方法，解決多處理器間或處理器與I/O接口傳輸速率問題，目的是提高容錯計算機運算和數據傳輸速率，并且從系統角度整合資源，具有高可靠性、強實時性和可配置能力，提高容錯計算機系統綜合化、通用性水平。

本發明的技術方案：

一種基于對等結構的多節點數據交互方法，所述方法基于一個硬件平臺，所述硬件平臺中處理器節點和總線接口模塊節點屬于對等結構，節點間為點對點的方式傳輸，通過高速串行總線方式和雙端口存儲模式，多節點進行DMA高速數據交互，不占用處理器資源。所述節點間包括處理器節點和處理器節點之間、處理器節點和總線接口模塊節點之間、總線接口模塊節點和總線接口模塊節點之間。

優選地，所述硬件平臺中的每個節點具有不同數量的雙端口存儲器，對應每個雙端口存儲器具有獨立點到點的傳輸鏈路。

優選地，所述點到點傳輸鏈路為高速差分串行總線，使用FPGA芯片的高速serdes接口，具備8B/10B編解碼能力。

優選地，所述硬件平臺中各個處理器節點分別負責不同的運算控制功能，各處理器均具有訪問總線接口模塊的能力，并通過總線接口模塊與外部設備進行數據通訊。

優選地，處理器節點或總線接口模塊節點的雙端口存儲器分為接收區和發送區，系統軟件將發送數據寫入到發送區后，系統軟件可繼續執行其他功能；若硬件邏輯查詢到雙端口存儲器發送區數據已更新，則將該數據轉發到串行總線邏輯部分；接收數據則和發送過程相反，發送和接收過程在物理上獨立，點到點兩端屬于對等結構，可同時數據傳輸。

優選地，所述高速串行總線采用自定義協議，自定義協議按照傳輸數據類型共分為：寫數據、寫寄存器、讀寄存器，并定義了每種類型的數據格式。

本發明的優點：

本發明采用多節點對等結構、高速串行總線和雙端口存儲，提供多處理器間或處理器與I/O接口高速傳輸能力，多節點間為點對點的方式傳輸、多條鏈路可以同時傳輸、有效提高使總線效率、簡化硬件設計、不占用處理器資源，并且從系統角度整合資源，具有高可靠性、強實時性和可配置能力，提高容錯計算機系統綜合化、通用性水平。