[發明專利]基于FPGA的DMX512燈光網絡信號解碼系統

在審

• 申請號: 201911133586.8
• 申請日: 2019-11-18
• 公開（公告）號: CN110943802A
• 公開（公告）日: 2020-03-31
• 發明（設計）人: 楊敏鶴;蔡意明
• 申請（專利權）人: 江蘇領焰智能科技股份有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04L29/08
• 代理公司: 上海段和段律師事務所 31334
• 代理人: 李佳俊;郭國中

本發明提供了一種基于FPGA的DMX512燈光網絡信號解碼系統，包括：RJ45網口單元、網關單元、千兆網絡PHY單元、FPGA單元、DMX512接口單元、顯示執行單元；所述RJ45網口單元與網關單元相連接；所述網關單元與千兆網絡PHY單元相連；所述千兆網絡PHY單元與FPGA單元相連接；所述FPGA單元與DMX512接口單元相連接。本發明首次將大規模集成電路FPGA數字芯片用在DMX512燈光網絡信號解碼系統中，用較低成本實現了千兆速度的燈光網絡信號解碼，用較低成本的實現了支持多個DMX接口的網絡解碼設備。

技術領域

本發明涉及信號解碼領域，具體地，涉及一種基于FPGA的DMX512燈光網絡信號解碼系統。

背景技術

隨著DMX512信號的終端設備功能不斷增強，不斷增多，比如，電腦燈從以前的十幾通道變為幾十通道、上百通道；一場活動可能多達幾十路DMX512控制信號。更多的基于以太網的協議不斷提出，ACN、Art-Net、Shownet、ETCnet等等，實現一根網線傳輸大量的燈光數據，配合通過DMX512燈光網絡信號解碼器將上述以太網協議轉換為DMX512信號。其中Art-Net和ACN協議被廣泛使用。1.目前市場上的DMX512燈光網絡解碼器主要由基于ARM芯片的嵌入式主板、RJ45接口、DMX512接口、LCD顯示器、電源等組成，其中ARM芯片的嵌入式主板包含CPU、內存、IO處理模塊、網絡模塊、LCD控制模塊等，此種方案的優點如下：使用現成的嵌入式主板，開發簡單方便。缺點也很明顯：成本高昂，尤其是集成了千兆網絡模塊的嵌入式組件成本遠遠高于百兆的組件，而百兆的網路速度已經不能滿足越來越龐大的系統需求；現成的嵌入式主板沒有專門針對DMX512信號處理的定制化版本，自帶的IO處理模塊能夠實現的DMX512處理能力有限，一般為2-4路DMX512信息，如果在一個產品中需要實現8路、16路甚至更多的DMX512信號的處理，則一般采用同時使用多個嵌入式主板或更高級的主板來實現，造成成本上升。

專利文獻CN107534486A公開了一種能夠進行多種設備間的通信的信號解碼方法。信號解碼方法包括：判斷可見光信號的數據包所含的數據部的位長度即Datapart長度是否為8位的步驟SF1；和根據Datapart長度的判斷結果對數據部進行解碼的步驟SF2，在步驟SF2中，在步驟SF1中判斷為Datapart長度不是8位長度的情況下，以LSB優先來實施解碼，在步驟SF1中判斷為Datapart長度是8位長度的情況下，以MSB優先來實施解碼。該專利不能很好地適用于燈光網絡信號解碼中。

發明內容

針對現有技術中的缺陷，本發明的目的是提供一種基于FPGA的DMX512燈光網絡信號解碼系統。

根據本發明提供的一種基于FPGA的DMX512燈光網絡信號解碼系統，包括：RJ45網口單元、網關單元、千兆網絡PHY單元、FPGA單元、DMX512接口單元、顯示執行單元；所述RJ45網口單元與網關單元相連接；所述網關單元與千兆網絡PHY單元相連；所述千兆網絡PHY單元與FPGA單元相連接；所述FPGA單元與DMX512接口單元相連接。

優選地，還包括：顯示執行單元；所述顯示執行單元與FPGA單元相連接。

優選地，所述FPGA單元包括：千兆MAC單元、串口并口數據處理單元、M3軟核CPU單元；所述千兆MAC單元與千兆的PHY相連；所述串口并口數據處理單元與DMX512接口單元相連；所述ARM公司的M3軟核CPU單元能夠處理Artnet/ACN與DMX512數據的轉換。

優選地，所述FPGA單元包括：顯示控制單元(例如：LCD控制單元)；所述顯示LCD控制單元與顯示執行單元相連。

優選地，RJ45網口單元包括：一個或者多個RJ45網口。

優選地，DMX512接口單元包括：一個或者多個DMX512接口。

優選地，所述千兆網絡PHY單元采用RTL8211芯片。