[發(fā)明專利]半導(dǎo)體存儲器、電容器陣列結(jié)構(gòu)及其制造方法有效
| 申請?zhí)枺?/td> | 201911132451.X | 申請日： | 2019-11-19 |
| 公開（公告）號： | CN112908967B | 公開（公告）日： | 2022-05-17 |
| 發(fā)明（設(shè)計(jì)）人： | 劉忠明;白世杰 | 申請（專利權(quán)）人： | 長鑫存儲技術(shù)有限公司 |
| 主分類號： | H01L23/64 | 分類號： | H01L23/64;H01L27/108 |
| 代理公司： | 北京律智知識產(chǎn)權(quán)代理有限公司 11438 | 代理人： | 王輝;闞梓瑄 |
| 地址： | 230000 安徽省合肥市*** | 國省代碼： | 安徽;34 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 半導(dǎo)體 存儲器 電容器 陣列 結(jié)構(gòu) 及其 制造 方法 | ||
1.一種電容器陣列結(jié)構(gòu)的制造方法，其特征在于，包括：
提供一半導(dǎo)體襯底；
在所述半導(dǎo)體襯底的一側(cè)上形成多個在內(nèi)存組數(shù)結(jié)構(gòu)中的焊盤；
在所述半導(dǎo)體襯底設(shè)有所述焊盤的一側(cè)形成覆蓋所述焊盤及所述半導(dǎo)體襯底的間隔層；
在所述間隔層遠(yuǎn)離所述半導(dǎo)體襯底的一側(cè)上形成第一介質(zhì)層；
形成貫穿所述第一介質(zhì)層與所述間隔層的多個電容孔，且多個所述電容孔與多個所述焊盤位置一一對應(yīng)；
形成隨形覆蓋所述電容孔的第一電容介質(zhì)層，且所述第一電容介質(zhì)層露出各所述焊盤；
在所述半導(dǎo)體襯底設(shè)有所述第一電容介質(zhì)層的一側(cè)形成隨形覆蓋所述第一電容介質(zhì)層及所述焊盤的導(dǎo)電層；
在所述導(dǎo)電層遠(yuǎn)離所述半導(dǎo)體襯底的一側(cè)形成隨形覆蓋的第二電容介質(zhì)層；
去除所述第一介質(zhì)層遠(yuǎn)離所述半導(dǎo)體襯底的一側(cè)表面上的所述第一電容介質(zhì)層、所述導(dǎo)電層與所述第二電容介質(zhì)層；
刻蝕所述導(dǎo)電層遠(yuǎn)離所述半導(dǎo)體襯底的一端，以在所述第一電容介質(zhì)層與所述第二電容介質(zhì)層遠(yuǎn)離所述半導(dǎo)體襯底一端之間形成空隙；
在所述空隙填充電容介質(zhì)材料，以將所述第二電容介質(zhì)層與所述第一電容介質(zhì)層遠(yuǎn)離所述襯底的一端連接；
在所述半導(dǎo)體襯底設(shè)有所述第二電容介質(zhì)層的一側(cè)形成覆蓋所述第二電容介質(zhì)層及所述第一介質(zhì)層的第二介質(zhì)層；
在所述第二介質(zhì)層遠(yuǎn)離所述半導(dǎo)體襯底的一側(cè)形成電極層。
2.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，形成隨形覆蓋所述電容孔的第一電容介質(zhì)層，且所述第一電容介質(zhì)層露出各所述焊盤，包括：
在所述半導(dǎo)體襯底設(shè)有所述第一介質(zhì)層的一側(cè)形成覆蓋所述第一介質(zhì)層及所述焊盤的第一電容介質(zhì)層；
在所述第一電容介質(zhì)層遠(yuǎn)離所述半導(dǎo)體襯底的一側(cè)形成氧化物層；
通過干法刻蝕對所述電容孔底部的所述氧化物層及所述第一電容介質(zhì)層進(jìn)行刻蝕，以露出所述焊盤；
通過干法刻蝕去除所述氧化物層。
3.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，通過機(jī)械化學(xué)研磨工藝去除所述第一介質(zhì)層遠(yuǎn)離所述襯底的一側(cè)表面上的所述第一電容介質(zhì)層、所述導(dǎo)電層與所述第二電容介質(zhì)層。
4.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，在所述第二介質(zhì)層遠(yuǎn)離所述半導(dǎo)體襯底的一側(cè)形成電極層，包括：
對所述第二介質(zhì)層遠(yuǎn)離所述半導(dǎo)體襯底的表面通過化學(xué)機(jī)械研磨工藝進(jìn)行研磨；
在研磨后的所述表面上形成電極層。
5.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述第一電容介質(zhì)層與第二電容介質(zhì)層均為高K材料。
6.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述電容孔的特征尺寸為300?~400?，所述電容孔的深度為9750?~10250 ?。
7.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述第一電容介質(zhì)層的厚度為38?~58?。
8.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述導(dǎo)電層的厚度為35?~55 ?。
9.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述第二電容介質(zhì)層的厚度為38?~58?。
10.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，位于所述第一介質(zhì)層遠(yuǎn)離所述半導(dǎo)體襯底的表面上的所述第二介質(zhì)層的厚度為1300?~1500 ?。
11.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述電極層的厚度為900?~1100 ?。
12.一種電容器陣列結(jié)構(gòu)，其特征在于，由權(quán)利要求1~11任一項(xiàng)所述的制造方法形成。
13.一種半導(dǎo)體存儲器，其特征在于，包括權(quán)利要求12所述的電容器陣列結(jié)構(gòu)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長鑫存儲技術(shù)有限公司，未經(jīng)長鑫存儲技術(shù)有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201911132451.X/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
