[發(fā)明專利]一種具有復(fù)合結(jié)構(gòu)的雙向ESD防護(hù)器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201911132332.4
• 申請(qǐng)日: 2019-11-19
• 公開（公告）號(hào): CN110896072B
• 公開（公告）日: 2021-12-03
• 發(fā)明（設(shè)計(jì)）人: 梁海蓮;朱玲;顧曉峰;虞致國(guó);姜巖峰;閆大為
• 申請(qǐng)（專利權(quán)）人: 江南大學(xué)
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02;H01L29/06
• 代理公司: 哈爾濱市陽(yáng)光惠遠(yuǎn)知識(shí)產(chǎn)權(quán)代理有限公司 23211
• 代理人: 林娟

本發(fā)明公開了一種具有復(fù)合結(jié)構(gòu)的雙向ESD防護(hù)器件，屬于集成電路的靜電放電防護(hù)及抗浪涌領(lǐng)域。所述器件主要由一P型淺摻雜襯底、N型摻雜阱、第一P型中摻雜阱、第二P型中摻雜阱、第一P型重?fù)诫s注入?yún)^(qū)、第一N型重?fù)诫s注入?yún)^(qū)、第二P型重?fù)诫s注入?yún)^(qū)、第二N型重?fù)诫s注入?yún)^(qū)、第一多晶硅柵及其覆蓋的第一薄柵氧化層、第三N型重?fù)诫s注入?yún)^(qū)、第四N型重?fù)诫s注入?yún)^(qū)、第二多晶硅柵及其覆蓋的第二薄柵氧化層和第五N型重?fù)诫s注入?yún)^(qū)構(gòu)成。本發(fā)明通過(guò)版圖設(shè)計(jì)和利用P型中摻雜阱，提高器件內(nèi)部寄生NPN三極管的基區(qū)濃度，降低內(nèi)部寄生NPN三極管放大倍數(shù)，削弱寄生SCR結(jié)構(gòu)的正反饋程度，可提高器件的維持電壓，增強(qiáng)ESD魯棒性。

技術(shù)領(lǐng)域

本發(fā)明涉及一種具有復(fù)合結(jié)構(gòu)的雙向ESD防護(hù)器件，屬于集成電路的靜電放電防護(hù)及抗浪涌領(lǐng)域。

背景技術(shù)

電子產(chǎn)品的浪涌現(xiàn)象是指電路在電源接通瞬間或出現(xiàn)異常情況時(shí)產(chǎn)生的遠(yuǎn)大于穩(wěn)態(tài)的峰值電流或電壓，本質(zhì)為在極短時(shí)間內(nèi)產(chǎn)生的劇烈脈沖。因?yàn)槔擞堪l(fā)生的時(shí)間非常短，且浪涌電壓或電流的幅值遠(yuǎn)大于穩(wěn)態(tài)電壓電流，所以浪涌對(duì)器件、電路及電子產(chǎn)品造成的損害是不可忽視的。浪涌的來(lái)源有很多，而靜電放電則是主要來(lái)源之一。靜電放電是指不同靜電電位的物體互相靠近或直接接觸引起的電荷轉(zhuǎn)移，瞬間產(chǎn)生的ESD電流峰值會(huì)導(dǎo)致芯片失效，電子產(chǎn)品損壞。且靜電放電(ESD)普遍存在于電子產(chǎn)品的生產(chǎn)、存儲(chǔ)、運(yùn)輸及使用過(guò)程中，極大的影響了電子產(chǎn)品的良率。因此，為了提高電子產(chǎn)品的良率，降低生產(chǎn)成本，對(duì)電子產(chǎn)品進(jìn)行ESD防護(hù)設(shè)計(jì)尤為重要。

在抗浪涌與ESD防護(hù)的研究及應(yīng)用中，可控硅整流器(SCR)因具有結(jié)構(gòu)簡(jiǎn)單、魯棒性強(qiáng)、寄生效應(yīng)少等優(yōu)點(diǎn)，已經(jīng)成為當(dāng)前ESD防護(hù)應(yīng)用中的主流器件。然而SCR存在觸發(fā)電壓過(guò)高，維持電壓過(guò)低，易發(fā)生閂鎖等問(wèn)題，導(dǎo)致SCR在實(shí)際ESD防護(hù)領(lǐng)域的應(yīng)用中受到限制。

發(fā)明內(nèi)容

[技術(shù)問(wèn)題]

針對(duì)傳統(tǒng)SCR觸發(fā)電壓過(guò)高，維持電壓過(guò)低，容易發(fā)生閂鎖風(fēng)險(xiǎn)等問(wèn)題。

[技術(shù)方案]

本發(fā)明提供了一種具有ESD防護(hù)性能的防護(hù)器件，所述防護(hù)器件具有復(fù)合結(jié)構(gòu)并在版圖設(shè)計(jì)上有所改進(jìn)，是將多種結(jié)構(gòu)復(fù)合到一起，提高了器件的單位面積利用率。一方面，開態(tài)NMOS(N-Metal-Oxide-Semiconductor)與關(guān)態(tài)NMOS串聯(lián)構(gòu)成輔助觸發(fā)SCR路徑，降低器件的觸發(fā)電壓，減小器件的回滯幅度。另一方面，版圖設(shè)計(jì)減小了內(nèi)部寄生NPN三極管發(fā)射極面積，通過(guò)在器件內(nèi)部增加P型中摻雜阱，可提高器件內(nèi)部寄生NPN三極管的基區(qū)濃度，降低了內(nèi)部寄生NPN三極管放大倍數(shù)，削弱寄生SCR結(jié)構(gòu)的正反饋程度，可提高器件的維持電壓，增強(qiáng)器件魯棒性。對(duì)稱的復(fù)合結(jié)構(gòu)幫助器件實(shí)現(xiàn)雙向防護(hù)功能。

所述一種具有ESD防護(hù)性能的防護(hù)器件，主要由一P型淺摻雜襯底、N型摻雜阱、第一P型中摻雜阱、第二P型中摻雜阱、第一P型重?fù)诫s注入?yún)^(qū)、第一N型重?fù)诫s注入?yún)^(qū)、第二P型重?fù)诫s注入?yún)^(qū)、第二N型重?fù)诫s注入?yún)^(qū)、第一多晶硅柵及其覆蓋的第一薄柵氧化層、第三N型重?fù)诫s注入?yún)^(qū)、第四N型重?fù)诫s注入?yún)^(qū)、第二多晶硅柵及其覆蓋的第二薄柵氧化層和第五N型重?fù)诫s注入?yún)^(qū)構(gòu)成；

在P型淺摻雜襯底的表面區(qū)域設(shè)有N型摻雜阱，P型淺摻雜襯底的左側(cè)邊緣與N型摻雜阱的左側(cè)邊緣相連，P型淺摻雜襯底的右側(cè)邊緣與第一P型中摻雜阱的右側(cè)邊緣相連；

在N型摻雜阱的表面區(qū)域設(shè)有第一P型中摻雜阱和第二P型中摻雜阱，N型摻雜阱的左側(cè)邊緣與第一P型中摻雜阱的左側(cè)邊緣相連，在第一P型中摻雜阱與第二P型中摻雜阱之間設(shè)有一安全間距，N型摻雜阱的右側(cè)邊緣與第二P型中摻雜阱的右側(cè)邊緣相連；