[發明專利]一種基于相位補償的窄脈沖精密時延同步方法及裝置

在審

• 申請號: 201911128266.3
• 申請日: 2019-11-18
• 公開（公告）號: CN111313870A
• 公開（公告）日: 2020-06-19
• 發明（設計）人: 周輝
• 申請（專利權）人: 杭州奕力科技有限公司
• 主分類號: H03K5/135
• 分類號: H03K5/135
• 代理公司: 北京金智普華知識產權代理有限公司 11401
• 代理人: 巴曉艷

1.一種基于相位補償的窄脈沖精密時延同步方法，其特征在于，所述方法在一片FPGA中實現，包括：

對輸入的窄脈沖信號進行處理，得到同步控制信號和脈沖同步時鐘；

通過將本地時鐘和脈沖同步時鐘輸入時鐘發生器，產生脈沖跟隨輸出時鐘和本地倍頻輸出時鐘；

采用本地倍頻輸出時鐘輸入IDELAY控制，產生脈沖跟隨輸出時鐘輸入進位鏈，然后輸出進入內部IDELAY資源，用于對輸入的窄脈沖和產生的跟隨時鐘進行精密時鐘同步控制；

通過上面產生的同步時鐘進行時鐘轉換，產生所需要的輸出時鐘；另外，通過利用FPGA內部資源實現的時鐘轉換產生不同頻率的時鐘，通過利用FPGA內部資源實現的延時鏈對輸出時鐘進行延時控制，通過利用FPGA內部資源實現的脈寬鏈實現對輸出時鐘的脈寬控制，通過FPGA的不同IO接口實現不同時鐘選擇輸出；頻率設置值、延時設置值和脈寬設置值分別通過相應的寄存器進行設置；

通過FPGA內部資源產生通信總線，實現上述寄存器的配置，從而產生所需要的各種延時同步時鐘。

2.根據權利要求1所述的一種基于相位補償的窄脈沖精密時延同步方法，其特征在于，所述時鐘發生器為PLL，其內部設置為最小輸出Jitter模式。

3.一種基于相位補償的窄脈沖精密時延同步裝置，其特征在于，包括:

用于對輸入的窄脈沖進行同步信號上報的窄脈沖控制單元；

用于對窄脈沖時鐘進行跟隨輸出和本地時鐘倍頻輸出的時鐘發生器；

用于對輸入脈沖和產生的時鐘進行精密時鐘同步控制的輸入同步控制單元；

用于產生不同頻率、不同輸出延時、不同脈寬的時鐘的延時同步脈沖控制單元；

用于選擇不同的脈沖輸出的脈沖輸出控制單元；

用于設置頻率值的頻率控制單元；

用于設置延時值的Td控制單元；以及，

用于設置脈寬值的Tw控制單元；

所述頻率控制單元、Td控制單元和Tw控制單元分別與所述延時同步脈沖控制單元電連接；

所述輸入同步控制單元由IDELAY和進位鏈組成；

所述延時同步脈沖控制單元，由時鐘轉換器、延時鏈和計數鏈組成；

所述窄脈沖控制單元、輸入同步控制單元、延時同步控制單元、脈沖輸出控制單元順序電連接；所述窄脈沖控制單元、時鐘發生器、輸入同步控制單元依次電連接；頻率控制單元、Td控制單元和Tw控制單元相應電連接到控制信息輸入單元。

4.根據權利要求3所述的一種基于相位補償的窄脈沖精密時延同步裝置，其特征在于，還包括控制信息輸入單元，所述控制信息輸入單元對頻率控制單元、Td控制單元和Tw控制單元進行控制。

5.根據權利要求3所述的一種基于相位補償的窄脈沖精密時延同步裝置，其特征在于，所述窄脈沖控制單元，其同步信號上報包括脈沖觸發、多重相位觸發器觸發采樣和ADC采樣同步上報方式。

6.根據權利要求3所述的一種基于相位補償的窄脈沖精密時延同步裝置，其特征在于，所述時鐘發生器還包括PLL輸入的本地時鐘是高精度的晶振，PLL大于等于一個。

7.根據權利要求6所述的一種基于相位補償的窄脈沖精密時延同步裝置，其特征在于，所述時鐘發生器還包括PLL輸入的本地時鐘是高精度的200M LVDS差分時鐘，輸出的時鐘為500M。

8.根據權利要求3所述的一種基于相位補償的窄脈沖精密時延同步裝置，其特征在于，所述頻率控制單元、Td控制單元、Tw控制單元和脈沖輸出控制單元還包括但不限于單通道的延時脈沖信息控制，可以控制多通道脈沖設置信息。

9.根據權利要求3所述的一種基于相位補償的窄脈沖精密時延同步裝置，其特征在于，所述脈沖輸出控制單元還包括輸出的脈沖用來選擇激光脈沖，可以是同頻的脈沖，也可以是降頻的脈沖。

10.根據權利要求3所述的一種基于相位補償的窄脈沖精密時延同步裝置，其特征在于，所述延時同步脈沖控制單元包括時鐘轉換單元、延時鏈和脈寬鏈；其中所述延時鏈包括IDELAY鏈、進位鏈、觸發器鏈和計數鏈的方式實現的延時鏈。