[發(fā)明專利]一次性可編程存儲器單元及其存儲器和存儲器系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201911117623.6
• 申請日: 2019-11-14
• 公開（公告）號: CN111415694A
• 公開（公告）日: 2020-07-14
• 發(fā)明（設(shè)計）人: 河旻烈
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G11C17/18
• 分類號: G11C17/18
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 連飛

1.一種一次性可編程OTP存儲器單元，包括：

在第一節(jié)點和第二節(jié)點之間串聯(lián)連接的主OTP單元晶體管、冗余OTP單元晶體管和存取晶體管，所述第一節(jié)點處于浮置狀態(tài)，

其中，在編程操作期間，所述OTP存儲器單元被配置為將編程電壓施加到所述主OTP單元晶體管的第一柵極和所述冗余OTP單元晶體管的第二柵極，以及將編程存取電壓施加到所述存取晶體管的第三柵極，所述編程存取電壓低于所述編程電壓。

2.根據(jù)權(quán)利要求1所述的OTP存儲器單元，其中，在讀取操作期間，所述OTP存儲器單元被配置為將低于編程電壓的讀取電壓施加到所述主OTP存儲器單元晶體管的第一柵極和所述冗余OTP單元晶體管的第二柵極，以及將讀取存取電壓施加到所述存取晶體管的第三柵極，所述讀取電壓低于所述編程電壓，所述讀取存取電壓低于所述編程存取電壓。

3.根據(jù)權(quán)利要求2所述的OTP存儲器單元，其中：

所述編程電壓是高電壓；

所述讀取電壓低于所述編程存取電壓；并且

所述讀取存取電壓低于所述讀取電壓。

4.根據(jù)權(quán)利要求1所述的OTP存儲器單元，其中：

所述編程操作包括第一編程操作和第二編程操作；

在所述第一編程操作中，所述OTP存儲器單元被配置為將所述編程電壓施加到所述主OTP單元晶體管的第一柵極，以及將所述編程存取電壓施加到所述冗余OTP單元晶體管的第二柵極和所述存取晶體管的第三柵極；和

在所述第一編程操作之后的所述第二編程操作中，所述OTP存儲器單元被配置為使得所述主OTP單元晶體管的第一柵極處于所述浮置狀態(tài)，將所述編程電壓施加到所述冗余OTP單元晶體管的第二柵極，以及將所述編程存取電壓施加到所述存取晶體管的第三柵極。

5.根據(jù)權(quán)利要求4所述的OTP存儲器單元，其中，在讀取操作期間，所述OTP存儲器單元被配置為將讀取電壓施加到所述主OTP存儲器單元晶體管的第一柵極和所述冗余OTP單元晶體管的第二柵極，以及將讀取存取電壓施加到所述存取晶體管的第三柵極，所述讀取電壓低于所述編程電壓，所述讀取存取電壓低于所述編程存取電壓。

6.根據(jù)權(quán)利要求5所述的OTP存儲器單元，其中：

所述編程電壓是高電壓；

所述讀取電壓低于所述編程存取電壓；并且

所述讀取存取電壓低于所述讀取電壓。

7.一種一次性可編程OTP存儲器，包括：

OTP存儲器單元陣列，包括連接在多條第一行線、多條第二行線、多條選擇線和多條位線之間的多個OTP存儲器單元；

行解碼器，配置為解碼行地址以生成多個字線選擇信號；和

行驅(qū)動器，配置為響應(yīng)于所述多個字線選擇信號來驅(qū)動所述多條第一行線、所述多條第二行線和所述多條選擇線，

其中，所述OTP存儲器單元中的每一個包括串聯(lián)連接在處于浮置狀態(tài)的節(jié)點和所述多條位線當(dāng)中的相應(yīng)位線之間的主OTP單元晶體管、冗余OTP單元晶體管和存取晶體管，

所述主OTP單元晶體管包括連接到所述多條第一行線當(dāng)中的相應(yīng)第一行線的第一柵極，

所述冗余OTP單元晶體管包括連接到所述多條第二行線當(dāng)中的相應(yīng)第二行線的第二柵極，以及

所述存取晶體管包括連接到所述多條選擇線當(dāng)中的相應(yīng)選擇線的第三柵極，以及

其中，所述行驅(qū)動器被配置為，

響應(yīng)于所述多個字線選擇信號，分別從所述多條第一行線、所述多條第二行線和所述多條選擇線當(dāng)中選擇第一行線、第二行線和選擇線，以及

在編程操作中，將編程電壓施加到所述選擇的第一行線和所述選擇的第二行線，以及將編程存取電壓施加到所述選擇的選擇線，所述編程存取電壓低于所述編程電壓。

8.根據(jù)權(quán)利要求7所述的OTP存儲器，其中，所述行驅(qū)動器被配置為在讀取操作中，將讀取電壓施加到所述選擇的第一行線和第二行線，以及將讀取存取電壓施加到所述選擇的選擇線，所述讀取電壓低于所述編程電壓，所述讀取存取電壓低于所述編程存取電壓。