[發(fā)明專利]網(wǎng)絡(luò)流量轉(zhuǎn)發(fā)方法、裝置、電子設(shè)備及機(jī)器可讀存儲(chǔ)介質(zhì)

有效

• 申請(qǐng)?zhí)枺?/td>: 201911113805.6
• 申請(qǐng)日: 2019-11-14
• 公開(kāi)（公告）號(hào): CN110896378B
• 公開(kāi)（公告）日: 2021-10-29
• 發(fā)明（設(shè)計(jì)）人: 吳海振
• 申請(qǐng)（專利權(quán)）人: 杭州迪普科技股份有限公司
• 主分類號(hào): H04L12/721
• 分類號(hào): H04L12/721;H04L12/741;H04L12/911;H04L29/12
• 代理公司: 北京博思佳知識(shí)產(chǎn)權(quán)代理有限公司 11415
• 代理人: 王茹

1.一種網(wǎng)絡(luò)流量轉(zhuǎn)發(fā)方法，其特征在于，所述方法應(yīng)用于網(wǎng)絡(luò)設(shè)備；其中，所述網(wǎng)絡(luò)設(shè)備至少包括支持二層表項(xiàng)創(chuàng)建的第一芯片、不支持二層表項(xiàng)跨芯片學(xué)習(xí)的第二芯片；第一芯片與第二芯片基于堆疊口相連通信，所述方法包括：

第一芯片針對(duì)進(jìn)入所述網(wǎng)絡(luò)設(shè)備的目標(biāo)網(wǎng)絡(luò)流量進(jìn)行二層協(xié)議解析，得到與所述目標(biāo)網(wǎng)絡(luò)流量對(duì)應(yīng)的硬件二層表項(xiàng)；其中，所述硬件二層表項(xiàng)至少包括所述目標(biāo)網(wǎng)絡(luò)流量的MAC地址信息、與所述MAC地址信息對(duì)應(yīng)的端口信息；

獲取所述硬件二層表項(xiàng)并保存為軟件二層表項(xiàng)，并按預(yù)設(shè)周期通過(guò)堆疊口將所述軟件二層表項(xiàng)同步至第二芯片；

基于所述軟件二層表項(xiàng)對(duì)所述目標(biāo)網(wǎng)絡(luò)流量進(jìn)行二層轉(zhuǎn)發(fā)；

如果第二芯片不存在與所述軟件二層表項(xiàng)中的端口信息對(duì)應(yīng)聚合成員口且第二芯片為不支持網(wǎng)絡(luò)流量轉(zhuǎn)發(fā)的芯片，還包括：

下發(fā)所述軟件二層表項(xiàng)至所述堆疊口；

當(dāng)所述目標(biāo)網(wǎng)絡(luò)流量經(jīng)第二芯片對(duì)應(yīng)的端口進(jìn)入所述網(wǎng)絡(luò)設(shè)備時(shí)，第二芯片基于所述軟件二層表項(xiàng)通過(guò)所述堆疊口將所述目標(biāo)網(wǎng)絡(luò)流量發(fā)送至第一芯片，以由第一芯片對(duì)所述目標(biāo)網(wǎng)絡(luò)流量進(jìn)行二層轉(zhuǎn)發(fā)。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述基于所述軟件二層表項(xiàng)對(duì)所述目標(biāo)網(wǎng)絡(luò)流量進(jìn)行二層轉(zhuǎn)發(fā)，包括：

獲取與所述軟件二層表項(xiàng)中的端口信息對(duì)應(yīng)屬于同一聚合組的第二芯片的聚合成員口；

如果第二芯片為支持網(wǎng)絡(luò)流量轉(zhuǎn)發(fā)的芯片，下發(fā)所述軟件二層表項(xiàng)至第二芯片的聚合成員口，以使第二芯片對(duì)所述目標(biāo)網(wǎng)絡(luò)流量進(jìn)行二層轉(zhuǎn)發(fā)。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，還包括：

如果第二芯片為不支持跨芯片網(wǎng)絡(luò)流量轉(zhuǎn)發(fā)的芯片，下發(fā)所述軟件二層表項(xiàng)至所述聚合組的所有聚合成員口，以由第一芯片和第二芯片對(duì)所述目標(biāo)網(wǎng)絡(luò)流量，分別基于本芯片端口優(yōu)先轉(zhuǎn)發(fā)的二層轉(zhuǎn)發(fā)。

4.一種網(wǎng)絡(luò)流量轉(zhuǎn)發(fā)裝置，其特征在于，所述裝置應(yīng)用于網(wǎng)絡(luò)設(shè)備；其中，所述網(wǎng)絡(luò)設(shè)備至少包括支持二層表項(xiàng)創(chuàng)建的第一芯片、不支持二層表項(xiàng)跨芯片學(xué)習(xí)的第二芯片；第一芯片與第二芯片基于堆疊口相連通信，所述裝置包括：

解析模塊，第一芯片針對(duì)進(jìn)入所述網(wǎng)絡(luò)設(shè)備的目標(biāo)網(wǎng)絡(luò)流量進(jìn)行二層協(xié)議解析，得到與所述目標(biāo)網(wǎng)絡(luò)流量對(duì)應(yīng)的硬件二層表項(xiàng)；其中，所述硬件二層表項(xiàng)至少包括所述目標(biāo)網(wǎng)絡(luò)流量的MAC地址信息、與所述MAC地址信息對(duì)應(yīng)的端口信息；

同步模塊，獲取所述硬件二層表項(xiàng)并保存為軟件二層表項(xiàng)，并按預(yù)設(shè)周期通過(guò)堆疊口將所述軟件二層表項(xiàng)同步至第二芯片；

轉(zhuǎn)發(fā)模塊，基于所述軟件二層表項(xiàng)對(duì)所述目標(biāo)網(wǎng)絡(luò)流量進(jìn)行二層轉(zhuǎn)發(fā)；

如果第二芯片不存在與所述軟件二層表項(xiàng)中的端口信息對(duì)應(yīng)聚合成員口且第二芯片為不支持網(wǎng)絡(luò)流量轉(zhuǎn)發(fā)的芯片，還包括：

下發(fā)所述軟件二層表項(xiàng)至所述堆疊口；

當(dāng)所述目標(biāo)網(wǎng)絡(luò)流量經(jīng)第二芯片對(duì)應(yīng)的端口進(jìn)入所述網(wǎng)絡(luò)設(shè)備時(shí)，第二芯片基于所述軟件二層表項(xiàng)通過(guò)所述堆疊口將所述目標(biāo)網(wǎng)絡(luò)流量發(fā)送至第一芯片，以由第一芯片對(duì)所述目標(biāo)網(wǎng)絡(luò)流量進(jìn)行二層轉(zhuǎn)發(fā)。

5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述轉(zhuǎn)發(fā)模塊進(jìn)一步：

獲取與所述軟件二層表項(xiàng)中的端口信息對(duì)應(yīng)屬于同一聚合組的第二芯片的聚合成員口；

如果第二芯片為支持網(wǎng)絡(luò)流量轉(zhuǎn)發(fā)的芯片，下發(fā)所述軟件二層表項(xiàng)至第二芯片的聚合成員口，以使第二芯片對(duì)所述目標(biāo)網(wǎng)絡(luò)流量進(jìn)行二層轉(zhuǎn)發(fā)。

6.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述轉(zhuǎn)發(fā)模塊進(jìn)一步：

如果第二芯片為不支持跨芯片網(wǎng)絡(luò)流量轉(zhuǎn)發(fā)的芯片，下發(fā)所述軟件二層表項(xiàng)至所述聚合組的所有聚合成員口，以由第一芯片和第二芯片對(duì)所述目標(biāo)網(wǎng)絡(luò)流量，分別基于本芯片端口優(yōu)先轉(zhuǎn)發(fā)的二層轉(zhuǎn)發(fā)。

7.一種電子設(shè)備，其特征在于，包括通信接口、處理器、存儲(chǔ)器和總線，所述通信接口、所述處理器和所述存儲(chǔ)器之間通過(guò)總線相互連接；

所述存儲(chǔ)器中存儲(chǔ)機(jī)器可讀指令，所述處理器通過(guò)調(diào)用所述機(jī)器可讀指令，執(zhí)行如權(quán)利要求1至3任一項(xiàng)所述的方法。

8.一種機(jī)器可讀存儲(chǔ)介質(zhì)，其特征在于，所述機(jī)器可讀存儲(chǔ)介質(zhì)存儲(chǔ)有機(jī)器可讀指令，所述機(jī)器可讀指令在被處理器調(diào)用和執(zhí)行時(shí)，實(shí)現(xiàn)權(quán)利要求1至3任一項(xiàng)所述的方法。