[發明專利]一種FlexRay-CPCIe通信模塊

在審

• 申請號: 201911105902.0
• 申請日: 2019-11-13
• 公開（公告）號: CN110635985A
• 公開（公告）日: 2019-12-31
• 發明（設計）人: 董虓霄;馬云峰;李泉
• 申請（專利權）人: 天津津航計算技術研究所
• 主分類號: H04L12/40
• 分類號: H04L12/40;H04L29/06
• 代理公司: 11011 中國兵器工業集團公司專利中心
• 代理人: 劉二格

1.一種FlexRay-CPCIe通信模塊，其特征在于，包括：FPGA最小系統、電源電路單元、FlexRay總線通信單元和CPCIe通信單元；FlexRay總線通信單元執行FlexRay通信協議，實現通信模塊與外部通訊總線網絡之間數據傳輸；CPCIe通信單元執行PCIe總線標準，實現計算機與通信模塊之間數據交換；FPGA最小系統作為FlexRay通信協議和PCIe總線標準的橋梁，實現PCIe系統總線與FlexRay高速外部總線之間的數據交換；電源電路單元為通信模塊各單元供電；所述通信模塊安裝于計算機機箱內CPCIe背板上，實現利用計算機操作系統對FlexRay高速總線進行開發、測試的功能。

2.如權利要求1所述的FlexRay-CPCIe通信模塊，其特征在于，所述FPGA最小系統包括FPGA芯片和與之連接的時鐘電路、配置接口和程序存儲芯片，FPGA芯片采用Xillinx公司的Spartan-6系列的XC6SLX100芯片，該芯片具有338個用戶自定義I/O引腳接口和多種配置模式；時鐘電路采用外部晶振；配置接口同時滿足調試JTAG模式和比特外設接口BPI模式；程序存儲芯片采用StrataFlash芯片。

3.如權利要求2所述的FlexRay-CPCIe通信模塊，其特征在于，所述FlexRay總線通信單元采用通信控制器和總線驅動器的FlexRay總線節點框架，包括一個通信控制器分別與兩個總線驅動器；通信控制器芯片與FPGA連接，通信控制器芯片采用MFR4310；兩個總線驅動器芯片分別與通信控制芯片連接，總線驅動器芯片采用TJA1080；CPCIe通信單元采用PCIe總線協議的橋接芯片與FPGA連接，橋接芯片采用PEX8311。

4.如權利要求3所述的FlexRay-CPCIe通信模塊，其特征在于，所述CPCIe通信單元采用CPCIe準接口與計算機機箱內CPCIe接口連接，實現通信模塊與計算機之間數據傳輸。

5.如權利要求4所述的FlexRay-CPCIe通信模塊，其特征在于，所述FPGA與MFR4310之間通過異步存儲器接口方式連接，包括時鐘信號、數據信號、地址信號、讀/寫使能信號、中斷信號與復位信號，MFR4310與TJA1080則通過數據信號與收/發使能信號相連；FPGA與PEX8311之間采用C模式，連接信號包括時鐘信號、數據信號、地址信號、讀/寫使能信號、中斷信號、操作完成信號、申請使用本地總線信號、本地總線使用應答信號、總線訪問有效地址的開始信號和總線訪問最后一位的傳輸信號。

6.如權利要求5所述的FlexRay-CPCIe通信模塊，其特征在于，所述電源模塊采用多輸出DC/DC芯片，為FlexRay總線通信單元、CPCIe通信單元和FPGA最小系統提供供電需求。

7.如權利要求6所述的FlexRay-CPCIe通信模塊，其特征在于，所述FPGA涉及1.2V、1.5V和3.3V供電，MFR4310和PEX8311為3.3V供電，TJA1080為5V供電。

8.如權利要求7所述的FlexRay-CPCIe通信模塊，其特征在于，所述FPGA芯片包括時鐘管理模塊、FlexRay數據收發模塊和CPCIe數據收發模塊；時鐘管理模塊中，外部晶振產生的時鐘信號由全局時鐘引腳輸入至FPGA內部；FlexRay數據收發模塊包括由Verilog語言編寫的FlexRay協議控制模塊、通道控制模塊、中斷接口模塊和數據緩存模塊；CPCIe數據收發模塊包括由verilog語言編寫的PCIe協議控制模塊、中斷接口模塊和數據緩存模塊。

9.如權利要求8所述的FlexRay-CPCIe通信模塊，其特征在于，所述FlexRay協議控制模塊完成初始化配置和協議操作配置，初始化配置包括FlexRay全局參數及通信模式的設置，協議操作配置包括FlexRay通信過程中各狀態的轉換與控制；通道控制模塊實現對雙通道FlexRay通信狀態以及使能的控制；中斷接口模塊實現中斷信號的監測和消除；數據緩存模塊由異步FIFO組成，實現FlexRay數據的發送與接收。