[發明專利]一種兩級轉換旁路緩沖的管理裝置及方法

有效

• 申請號: 201911100428.2
• 申請日: 2019-11-12
• 公開（公告）號: CN111124954B
• 公開（公告）日: 2023-02-24
• 發明（設計）人: 胡向東;路冬冬;張海龍;何軍;杜鑫
• 申請（專利權）人: 上海高性能集成電路設計中心
• 主分類號: G06F12/1045
• 分類號: G06F12/1045;G06F12/0888;G06F12/0897
• 代理公司: 上海泰能知識產權代理事務所(普通合伙) 31233
• 代理人: 宋纓;錢文斌

本發明涉及一種兩級轉換旁路緩沖的管理裝置和方法，其中，請求記錄模塊用于記錄當前命中二級轉換旁路緩沖，但尚未將命中信息裝入一級轉換旁路緩沖的請求；二級轉換旁路緩沖命中信息記錄模塊用于記錄請求命中二級轉換旁路緩沖的相關信息；所述請求比較模塊用于對準備登記請求記錄模塊的請求與當前已登記的請求進行比較。方法包括：訪存請求在不命中一級TLB時訪問二級TLB，如果命中二級TLB，則分別使用請求記錄模塊和二級TLB命中信息記錄模塊記錄請求的相關信息，并在一級TLB空閑時，將請求記錄模塊和二級TLB命中信息記錄模塊中緩存的虛實地址映射關系裝入一級TLB。本發明能夠以較小的硬件復雜度實現兩級TLB的管理。

技術領域

本發明涉及中央處理器的微結構設計技術領域，特別是涉及一種兩級轉換旁路緩沖的管理裝置及方法。

背景技術

在支持分頁管理存儲空間的微處理器中，大多使用轉換旁路緩沖(TranslationLookaside Buffer，簡稱TLB)加速虛地址到物理地址的轉換，TLB的每一個表項記錄一個虛地址頁面號與物理地址頁框號的映射關系。為了提高TLB的覆蓋率并兼顧存儲空間管理的靈活性，現代微處理器一般會支持多種粒度的頁面，因此，TLB一般設計為全相聯的結構，每一個條目分為標記(Tag)和數據(Data)兩部分，Tag部分一般存儲虛地址的頁面號、頁面粒度等信息，Data部分一般存儲對應物理地址的頁框號以及相應地址空間的一些權限控制位。TLB的訪問一般處于訪問存儲系統的關鍵路徑上，在現代通用微處理器，特別是高性能微處理器中，其訪問延遲直接影響了處理器的最高工作頻率，因此，TLB的容量一般不會設置太大。

訪問TLB的請求產生缺失時，需要存儲管理單元(Memory Manage Unit，MMU)進行缺失異常處理，一般是通過訪問內存中的頁表，獲取虛地址到物理地址的映射關系。現代操作系統將頁表分多級管理，例如，linux系統中將頁表分為三級或四級進行管理，相應地，MMU對TLB的缺失異常處理往往需要三次或者四次訪存操作，因此，TLB缺失異常產生的系統開銷是不容忽視的。采用容量較小的一級TLB，以及容量較大的二級TLB甚至容量更大的三級TLB等構成的多級TLB，是兼顧TLB訪問延遲和命中率的有效方法，訪問一級TLB具有較小的訪問延遲，多級TLB組合形成的大容量TLB則能夠有效提升對地址空間的覆蓋率，減少TLB的缺失率。

發明內容

本發明所要解決的技術問題是提供一種兩級轉換旁路緩沖的管理裝置及方法，能夠以較小的硬件復雜度實現兩級TLB的管理。

本發明解決其技術問題所采用的技術方案是：提供一種兩級轉換旁路緩沖的管理裝置，包括一級轉換旁路緩沖、二級轉換旁路緩沖、請求記錄模塊、請求比較模塊和二級轉換旁路緩沖命中信息記錄模塊，一級轉換旁路緩沖采用全相聯的組織結構，混合存放各種頁面粒度的虛實地址映射關系；二級轉換旁路緩沖包括小頁模塊和大頁模塊，所述小頁模塊用于存儲最小粒度頁面的虛實地址映射關系，采用組相聯的組織結構；所述大頁模塊用于存儲其他粒度頁面的虛實地址映射關系，采用全相聯的組織結構；所述請求記錄模塊用于記錄當前命中二級轉換旁路緩沖，但尚未將命中信息裝入一級轉換旁路緩沖的請求；所述二級轉換旁路緩沖命中信息記錄模塊與所述請求記錄模塊相關聯，用于記錄請求命中二級轉換旁路緩沖的相關信息；所述請求比較模塊用于對準備登記請求記錄模塊的請求與當前已登記的請求進行比較。

所述請求記錄模塊記錄的內容包括請求的有效位、請求所屬的地址空間標記、請求訪存的虛地址和請求對應的指令的相關信息。

所述二級轉換旁路緩沖命中信息記錄模塊記錄的內容包括命中二級轉換旁路緩沖代換出的物理地址、對應頁面的粒度及權限控制位、是否命中二級轉換旁路緩沖大頁模塊、命中二級轉換旁路緩沖大頁模塊的條目號、是否命中二級轉換旁路緩沖小頁模塊、命中二級轉換旁路緩沖小頁模塊的路號及索引地址。