[發明專利]時間延遲積分的CMOS圖像傳感器及其形成方法

有效

• 申請號: 201911095808.1
• 申請日: 2019-11-11
• 公開（公告）號: CN110783357B
• 公開（公告）日: 2022-04-26
• 發明（設計）人: 黃金德;王林;胡萬景
• 申請（專利權）人: 銳芯微電子股份有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

一種時間延遲積分的CMOS圖像傳感器及其形成方法，所述時間延遲積分的CMOS圖像傳感器包括：基底，所述基底包括若干沿第一方向排列的單元區；相互分立且位于所述基底內的第一光電區、第二光電區和源漏區，所述源漏區位于所述第一光電區和所述第二光電區之間，所述第一光電區和所述第二光電區分別橫跨所述若干單元區；位于所述單元區內的基底上的第一柵極結構、第二柵極結構、第三柵極結構和第四柵極結構。從而，能夠提高時間延遲積分的CMOS圖像傳感器的性能。

技術領域

本發明涉及半導體領域，特別涉及一種時間延遲積分的CMOS圖像傳感器及其形成方法。

背景技術

圖像傳感器已經被廣泛地應用于數碼相機、移動手機、醫療器械、汽車和其他應用場合。圖像傳感器技術的快速發展，使人們對圖像傳感器的性能有了更高的要求。

時間延遲積分(Time Delay Integration，TDI)圖像傳感器是線性圖像傳感器的一種演變。時間延遲積分圖像傳感器的成像機理為對拍攝物體所經過的像素逐行進行曝光，將曝光結果累加，從而解決高速運動物體曝光時間不足所引起的成像信號弱問題。時間延遲積分圖像傳感器能夠增加有效曝光時間，提高圖像信噪比。

時間延遲積分圖像傳感器分為CCD和CMOS兩種。一種為在CCD工藝上制作TDI圖像傳感器，由于CCD工藝的特殊性，無法在圖像傳感器上集成其他處理電路，通用性和靈活性較差。另外一種TDI圖像傳感器為CMOS類型，該TDI圖像傳感器是基于通用CMOS制造工藝，嵌入類似CCD功能的器件，即eCCD(embedded CCD)，從而形成TDI-CMOS圖像傳感器。

然而，現有的時間延遲積分的CMOS圖像傳感器仍然需要提高性能。

發明內容

本發明解決的技術問題是提供一種時間延遲積分的CMOS圖像傳感器及其形成方法，提高時間延遲積分的CMOS圖像傳感器的性能。

為解決上述技術問題，本發明的技術方案提供一種時間延遲積分的CMOS圖像傳感器，包括：基底，所述基底包括若干沿第一方向排列的單元區；相互分立且位于所述基底內的第一光電區、第二光電區和源漏區，所述第一光電區和所述第二光電區沿第二方向排列，所述第二方向和所述第一方向互相垂直，所述源漏區位于所述第一光電區和所述第二光電區之間，所述第一光電區和所述第二光電區分別橫跨所述若干單元區；位于所述單元區內的基底上的第一柵極結構，且所述第一柵極結構位于所述第一光電區上；位于所述單元區內的基底上的第二柵極結構，且所述第二柵極結構位于所述第二光電區上；第三柵極結構，所述第三柵極結構的部分或全部位于所述單元區內的基底上，且所述第三柵極結構位于所述第一光電區和所述源漏區之間的基底表面上；第四柵極結構，所述第四柵極結構的部分或全部位于所述單元區內的基底上，且所述第四柵極結構位于所述第二光電區和所述源漏區之間的基底表面上。

可選的，至少一個第三柵極結構和至少一個第四柵極結構位于所述單元區的基底表面上，且至少1個所述源漏區位于所述單元區內。

可選的，所述第一光電區內具有第一離子，所述第二光電區內具有第一離子，并且所述源漏區內也具有第一離子。

可選的，所述第一柵極結構還延伸至所述單元區內的所述第一光電區和所述第二光電區之間的、所述源漏區外的基底表面。

可選的，所述第二柵極結構還延伸至所述單元區內的所述第一光電區和所述第二光電區之間的、所述源漏區外的基底表面。

可選的，還包括：位于相鄰的源漏區之間的基底內的若干第二摻雜區，所述第二摻雜區內具有第二離子，所述第二離子的導電類型與所述第一離子的導電類型相反，所述若干第二摻雜區沿所述第一方向排布，并且所述第一柵極結構延伸至所述第二摻雜區上。