[發明專利]數字芯片管腳邏輯電平的閾值測試裝置及測試方法

有效

• 申請號: 201911094272.1
• 申請日: 2019-11-11
• 公開（公告）號: CN112782569B
• 公開（公告）日: 2023-09-05
• 發明（設計）人: 邴春秋
• 申請（專利權）人: 圣邦微電子（北京）股份有限公司
• 主分類號: G01R31/317
• 分類號: G01R31/317
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;張靖琳

本發明公開了一種數字芯片管腳邏輯電平的閾值測試裝置及測試方法，測試裝置包括：微控制器，提供第一時鐘信號和第一數據信號；第一電壓源，基于第一電壓信號提供第一控制信號；第二電壓源，基于第二電壓信號提供第二控制信號；邏輯電平轉換芯片，根據第一控制信號和第二控制信號輸出第二時鐘信號和第二數據信號至待測芯片，根據待測芯片能夠識別的第二時鐘信號和第二數據信號中最大邏輯高電平和最小邏輯低電平獲得第一閾值電壓和第二閾值電壓。能夠實現對I2C的邏輯高低電平的閾值測試，且在設計時不需要增加額外的測試電路，降低了芯片設計成本。

技術領域

本發明涉及集成電路技術領域，具體涉及一種數字芯片管腳邏輯電平的閾值測試裝置及測試方法。

背景技術

隨著集成電路技術的發展，電子產品的性能越來越強，功耗越來越大，為了降低功耗，提高性能，芯片制造采用了10nm/16nm等高階工藝，而IO接口的邏輯電平越來越低，其邏輯電平的測試難度也隨之增大。

在整機應用系統中，除了應用主處理器外，還包括外設為控制器(Microcontroller?Unit，簡稱MCU)，應用主處理器通常通過I2C總線與外設微控制器通信，主處理器和外設微控制器的接口邏輯電平標準不一樣，因此存在電平轉換的問題。

如SGM58031屬于帶邏輯接口I2C的芯片，但是該芯片的I2C接口的邏輯電平的閾值無法測試。另一方面，現有技術在測試I2C接口的邏輯高低電平時需要在芯片內部設計相應的測試模塊，會增加芯片設計成本，且測試效率低，會造成一定的人力和物力資源的浪費。

因此，有必要提供改進的技術方案以克服現有技術中存在的以上技術問題。

發明內容

為了解決上述技術問題，本發明提供了一種數字芯片管腳邏輯電平的閾值測試裝置及測試方法，能夠實現對I2C的邏輯高低電平的閾值測試，且在設計時不需要增加額外的測試電路，降低了芯片設計成本。

根據本發明提供的一種數字芯片管腳邏輯電平的測試裝置，包括：微控制器，用于提供第一時鐘信號和第一數據信號；第一電壓源，基于第一電壓信號提供第一控制信號；第二電壓源，基于第二電壓信號提供第二控制信號；邏輯電平轉換芯片，分別與所述微控制器、所述第一電壓源和所述第二電壓源連接，以分別接收所述第一時鐘信號、所述第一數據信號、所述第一控制信號和所述第二控制信號，并根據所述第一控制信號和所述第二控制信號輸出第二時鐘信號和第二數據信號，所述邏輯電平轉換芯片輸出所述第二時鐘信號和所述第二數據信號至待測芯片，根據所述待測芯片能夠識別的所述第二時鐘信號和所述第二數據信號中最大邏輯高電平和最小邏輯低電平獲得第一閾值電壓和第二閾值電壓。

優選地，所述邏輯電平轉換芯片包括：第一電源管腳，與所述微控制器的電源端連接，用以接收第一電源電壓；數據信號輸入管腳，與所述微控制器的輸出端連接，用以接收所述第一數據信號；時鐘信號輸入管腳，與所述微控制器的輸出端連接，用以接收所述第一時鐘信號；第一接地管腳，與接地端連接；第二電源管腳，與所述第一電壓源連接，用以接收所述第一控制信號；數據信號輸出管腳，用以輸出所述第二數據信號；時鐘信號輸出管腳，用以輸出所述第二時鐘信號；以及第二接地管腳，與所述第二電壓源連接，用以接收所述第二控制信號。

優選地，所述第一電壓源和所述第二電壓源為可編程電壓源。

優選地，所述第一電壓源包括第一運算放大器，所述第一運算放大器的同相輸入端接收第一電壓信號，反相輸入端與輸出端連接，供電端分別接收第一電源電壓和第二電源電壓，輸出端根據所述第一電壓信號輸出所述第一控制信號。

優選地，所述第二電壓源包括第二運算放大器，所述第二運算放大器的同相輸入端接收第二電壓信號，反相輸入端與輸出端連接，供電端分別接收第一電源電壓和第二電源電壓，輸出端根據所述第二電壓信號輸出所述第二控制信號。

優選地，所述邏輯電平轉換芯片為隔離芯片。