[發明專利]像素陣列基板

有效

• 申請號: 201911094109.5
• 申請日: 2019-11-11
• 公開（公告）號: CN110780499B
• 公開（公告）日: 2022-03-22
• 發明（設計）人: 李政頡;丘兆仟
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G09F9/30
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 謝強;黃艷

1.一種像素陣列基板，包括：

一基板，具有一透視窗、一線路區及一主動區，其中該線路區位于該透視窗的周圍，且該線路區位于該主動區與該透視窗之間；

多條數據線，設置于該基板上，且在一第一方向上排列，其中所述多條數據線的每一條具有一非直線部，該非直線部設置于該線路區；

多條掃描線，設置于該基板上，且在一第二方向上排列，其中該第一方向與該第二方向交錯；以及

多個像素，設置于該主動區，其中所述多個像素包括在該第一方向上按序排列的多個像素行，且每一該像素行的多個像素在該第二方向上按序排列；

第i像素行的第j個像素、第(i-1)像素行的第(j+1)個像素及第(i-2)像素行的第(j+2)個像素電性連接至所述多個數據線的一第一數據線且分別電性連接至所述多個掃描線的多條掃描線，i為大于或等于3的正整數，而j為大于或等于1的正整數；

第k像素行的第(j+n)個像素、第(k-1)像素行的第(j+1+n)個像素及第(k-2)像素行的第(j+2+n)個像素電性連接至該第一數據線且分別電性連接至所述多個掃描線的多條掃描線，k為大于或等于3的正整數，且n為大于1的正整數；

該透視窗具有在該第一方向上延伸的一中心軸；

一第一像素組包括該第i像素行的第j個像素、該第(i-1)像素行的第(j+1)個像素及該第(i-2)像素行的第(j+2)個像素，一第二像素組包括該第k像素行的第(j+n)個像素、該第(k-1)像素行的第(j+1+n)個像素及該第(k-2)像素行的第(j+2+n)個像素，且該第一像素組及該第二像素組分別設置于該中心軸的一第一側及該中心軸的一第二側。

2.如權利要求1所述的像素陣列基板，還包括：

一整合型柵極驅動電路，設置于該基板上；以及

多條轉接線，其中所述多個轉接線的延伸方向與所述多個掃描線的延伸方向不同，所述多個掃描線通過所述多個轉接線電性連接至該整合型柵極驅動電路，且所述多個轉接線位于該透視窗與該整合型柵極驅動電路之間。

3.如權利要求2所述的像素陣列基板，還包括：

一絕緣層，具有多個接觸窗，其中所述多個轉接線通過該絕緣層的所述多個接觸窗分別電性連接至所述多個掃描線，且所述多個接觸窗位于該整合型柵極驅動電路與該透視窗之間。

4.如權利要求3所述的像素陣列基板，還包括：

一驅動芯片，電性連接至所述多個數據線，其中該整合型柵極驅動電路設置于該透視窗與該驅動芯片之間。

5.如權利要求3所述的像素陣列基板，還包括：

一驅動芯片，電性連接至所述多個數據線，其中該透視窗設置于該整合型柵極驅動電路與該驅動芯片之間。

6.如權利要求3所述的像素陣列基板，其中一第一擬線段及一第二擬線段連接所述多個接觸窗，該第一擬線段及該第二擬線段與該第一方向及該第二方向交錯且實質上連成一V字形擬線段，該透視窗設置于該第一擬線段與該第二擬線段之間，且所述多個轉接線設置于該V字形擬線段與該基板的邊緣之間。

7.如權利要求3所述的像素陣列基板，其中一第一擬線段及一第二擬線段連接所述多個接觸窗，該第一擬線段及該第二擬線段與該第一方向及該第二方向交錯且實質上連成一V字形擬線段，所述多個轉接線設置于該第一擬線段與該第二擬線段之間，且該透視窗設置于該V字形擬線段與該基板的邊緣之間。

8.如權利要求3所述的像素陣列基板，其中一第一擬線段及一第二擬線段連接所述多個接觸窗，該第一擬線段及該第二擬線段與該第一方向及該第二方向交錯，該第一擬線段與該第二擬線段隔開，該透視窗及所述多個轉接線的多條第一轉接線設置于該第一擬線段與該第二擬線段之間，且所述多個轉接線的多條第二轉接線設置于該第二擬線段與該基板的邊緣之間。