[發(fā)明專利]一種總線切換方法及相關裝置

在審

• 申請?zhí)枺?/td>: 201911083315.6
• 申請日: 2019-11-07
• 公開（公告）號: CN111061659A
• 公開（公告）日: 2020-04-24
• 發(fā)明（設計）人: 莫新虎
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F13/12
• 分類號: G06F13/12;G06F13/38
• 代理公司: 北京集佳知識產(chǎn)權代理有限公司 11227
• 代理人: 丁曼曼

本申請公開了一種總線切換方法，包括：根據(jù)獲取到的功能選擇信號輸出對應的電平信號；根據(jù)所述電平信號將對應的電源管腳連通，以便采用對應的電壓對對應的芯片電壓管腳進行供電；根據(jù)所述電平信號將對應的信號管腳連通，以便采用對應的芯片配置和對應的接口將PCH與BMC之間進行連接，實現(xiàn)總線切換。通過輸出的電平信號連通對應的電源管腳以及信號管腳實現(xiàn)供電電壓、芯片配置以及接口的切換，避免對布局進行修改，提高了總線切換的效率。本申請還公開了一種總線切換裝置、控制器以及計算機可讀存儲介質(zhì)，具有以上有益效果。

技術領域

本申請涉及數(shù)據(jù)傳輸技術領域，特別涉及一種總線切換方法、總線切換裝置、控制器以及計算機可讀存儲介質(zhì)。

背景技術

目前，隨著信息技術的不斷發(fā)展出現(xiàn)了多種不同的接口規(guī)范，以應對不同的數(shù)據(jù)傳輸要求。其中，不同的接口規(guī)范就包括LPC和eSPI。LPC(Low Pin Count)接口是Intel在97年發(fā)布的取代傳統(tǒng)ISA BUS的一種新接口規(guī)范。Intel所定義的LPC接口，將以往ISA BUS的地址/數(shù)據(jù)分離譯碼，改成類似PCI的地址/數(shù)據(jù)信號線共享的譯碼方式，信號線數(shù)量大幅降低，工作速率由PCI總線速率同步驅動，雖然改良過的LPC接口一樣維持最大傳輸值只有16MB/s，不過所需要的信號腳位數(shù)大幅降低，以LPC接口設計的Super I/O芯片、Flash芯片都能享有腳位數(shù)減少、體積微縮的好處，主板的設計也可以簡化。eSPI(Enhanced SerialPeripheral Interface)接口是Intel在SPI的基礎上為了提高通信速率以及降低功耗所新推出的增強型串行外圍接口。與LCP相比，eSPI具有更高的通信速率以及更低的功耗。而且eSPI的數(shù)據(jù)端口可配置，最大支持四位串行數(shù)據(jù)傳輸，最少只需要兩位串行數(shù)據(jù)接口便可配置為普通的SPI接口。

在這兩種接口規(guī)范的前提下，隨著eSPI技術的越來越成熟，越來越多的服務器會逐漸采用eSPI的總線進行通訊。但是，目前在兩種接口規(guī)范共存的情況下，經(jīng)常需要將兩種總線進行切換使用。而現(xiàn)有技術中一般通過對布局進行變更后實現(xiàn)LPC與eSPI兩種總線的切換。但是，通過修改布局實現(xiàn)總線切換會導致切換效率較低，在實際使用中極其繁瑣，不利于快速切換總線。

因此，如何提高LPC總線與eSPI總線相互切換的效率時本領域工作人員關注的重點問題。

發(fā)明內(nèi)容

本申請的目的是提供一種總線切換方法、總線切換裝置、控制器以及計算機可讀存儲介質(zhì)，通過輸出的電平信號連通對應的電源管腳以及信號管腳實現(xiàn)供電電壓、芯片配置以及接口的切換，避免對布局進行修改，提高了總線切換的效率。

為解決上述技術問題，本申請?zhí)峁┮环N總線切換方法，包括：

根據(jù)獲取到的功能選擇信號輸出對應的電平信號；

根據(jù)所述電平信號將對應的電源管腳連通，以便采用對應的電壓對對應的芯片電壓管腳進行供電；

根據(jù)所述電平信號將對應的信號管腳連通，以便采用對應的芯片配置和對應的接口將PCH與BMC之間進行連接，實現(xiàn)總線切換。

可選的，根據(jù)獲取到的功能選擇信號輸出對應的電平信號，包括：

通過跳線帽獲取到所述功能選擇信號；

當所述功能選擇信號為eSPI時輸出高電平信號；

當所述功能選擇信號為LPC時輸出低電平信號。

可選的，根據(jù)所述電平信號將對應的電源管腳連通，以便采用對應的電壓對對應的芯片電壓管腳進行供電，包括：

當接收到的所述電平信號為高電平信號時，對所述PCH的對應管腳和所述BMC的對應管腳供電1.8V；

當接收到的所述電平信號為低電平信號時，對所述PCH的對應管腳和所述BMC的對應管腳供電3.3V。